디지털실험 - 실험 9. 플립플롭의 기능 결과

소개글

디지털실험 - 실험 9. 플립플롭의 기능 결과에 대한 보고서 자료입니다.

목차

1. 실험 결과
2. 고찰

본문내용

e trigger 동작의 차이점 - Level Trigger는 CLK 신호가 정확히 High나 Low 일 때 작동(래치)하는 반면에, Edge Trigger는 CLK 신호가 상승 에지나 하강 에지일 때 작동(플립플롭)한다. (2) D latch와 D flip-flop의 차이점 - D latch는 레벨트리거로서, CLC가 enable 상태를 유지하는 동안 입력 D 값을 변화를 출력한다. D flip-flop은 엣지트리거로서, CLK이 Rising edge일 경우에서만 D값으로 출력이 바뀐다. 다른 경우는 이전 Q값을 그대로 유지한다.3) 실험 5에서 PRESET과 CLEAR는 각각 어떤 역할을 하는가? - 원래 PRESET은 출력을 1로 CLEAR는 출력을 0으로 만들어주지만 우리는 반전회로이므로 반대로 입력해주어야 하는 것이다. 그러므로 PRESET이 1이 입력된 구간에서는 입력이 주어진 구간에서만 출력이 이루어지고 나머지는 0이 출력된다. 그리고 PRESET이 0인 구간에서는 모두 High가 출력된다. 원래 PRESET의 기능은 출력을 1로, CLEAR의 기능은 출력을 0으로 만들어주지만, 실험 5의 경우 사용된 소자가 부논리회로이기 때문에 평소 두 핀은 언제나 High로 되어 있어야하고, Low에서만 입력에 따라 출력이 반응하는 회로이다. 그리고 PRESET과 CLEAR도 서로 반대의 입력일 때만 원래의 기능을 수행한다는 것도 알 수 있다.
- 이번에는 설계로 인하여 실험을 1, 3, 6, 7만 실험하였다.
먼저 실험 1은 7432 소자를 이용하여 래치의 기본 원리를 알아보는 실험이었다. 래치는 Clock 신호가 Low 에서 High 가 될 때 래치된다. 회로를 보면 알 수 있듯이, 7432 소자의 출력값이 두 번째 입력으로 들어가 다시 값을 출력시키고, 이 값이 다시 두 번째 입력으로 들어가 출력을 하는 방식의 회로이다. 결과 값에서도 처음에는 아무런 결과값이 없었으므로 처음 결과 값은 측정되지 않는 결과(값이 0)가 나왔고, 그 다음 부터는 결과값과 새로 입력해주는 입력값으로 이루어지는 결과값들이 측정되었다. 그에 따라 Low와 High가 변화하면서 래치가 작동하여, 실험이 진행되었다. 이로써 래치의 기본작동 원리를 이해 할 수 있었다. 예비보고서를 작성할 때는 사전에 많은 정보를 조사해갔지만, 어떤 원리인지 확실하게 이해가 잘 되지 않았지만 실험을 함으로써 확실하게 이해가 되었다.
실험 3은 SN7402소자 2개를 이용하여 회로를 구성한 후 RS 플립플롭의 동작 원리를 알아보는 실험이었다. 측정된 값을 분석해보면 Q는 입력 전의 값을 의미하고, 은 입력 후의 값을 의미한다. 그러므로 (R,S=1,0)이 입력되면 (Q, = 0,1)이 출력되는 것이다(RESET). 입력 전의 값은 당연히 0이고, 입력을 넣어 준 후에는 1로 바뀌기 때문이다. 그 이후의 동작에는 R과 S의 값을 0으로 입력하면 변하지 않으므로 기존의 측정값이 그대로 출력된다(불변). 그리고 (R,S=0,1)을 입력 시켜주면 0이 출력되어야 하므로 Q는 1, 는 0이 출력되는 것이다(SET). 이 상황에서 R, S에 모두 0을 입력 시켜주면 불변이므로 그대로 출력된다. 마지막에는 R, S에 모두 펄스를 가해주면 어떠한 상황 때문인지는 모르겠지만 Q와 모두 0으로 출력된다(부정).
실험 6은 SN7474소자를 이용하여 먼저 PRESET과 CLEAR에 1을 입력시켜주어 (CLK(클럭)=1과 0이 반복) 출력 변화를 확인하고, 두 번째는 같은 조건에서 CLK값이 항상 1일 때 D의 입력에 따른 결과를 측정하는 것이고, 세 번째는 첫 번째와 같은 조건에서 PRESET 값이 0일 때의 결과를 측정하는 실험이었다. 실험을 통해 알 수 있었던 점은 SN7474소자는 부논리회로(Active Low)라는 것이다. 즉 7474는 D플립플롭과 RS플립플롭이 조합된 플립플롭이라고 보면 된다. 원래 PRESET은 출력을 1로 CLEAR는 출력을 0으로 만들어주지만 우리는 반전회로이므로 반대로 입력해주어야 하는 것이다. 그러므로 PRESET이 1이 입력된 구간에서는 입력이 주어진 구간에서만 출력이 이루어지고 나머지는 0이 출력된다. 그리고 PRESET이 0인 구간에서는 모두 High가 출력된다. 원래 PRESET의 기능은 출력을 1로, CLEAR의 기능은 출력을 0으로 만들어주지만, SN7474의 경우 부논리회로이기 때문에 평소 두 핀은 언제나 High로 되어 있어야하고, Low에서만 입력에 따라 출력이 반응하는 회로이다. 그리고 PRESET과 CLEAR도 서로 반대의 입력일 때만 원래의 기능을 수행한다는 것도 알 수 있다.
실험 7은 SN7476소자를 이용한 JK 플립플롭 실험이었다. ‘J에 펄스를 가하면 Q=1, K에 펄스를 가하면 Q=0, J,K로부터 동시에 펄스를 가하면 Q는 보수출력(토글), J,K에 모두 펄스를 가하지 않으면 Q는 변화 없음’이라는 JK플립플롭 이론을 확실하게 구현할 수 있었다. 이 실험에서는 클럭값에 따라 값이 달라진다는 것을 알 수 있었는데, 클럭값이 0일 때에는 변하지 않다가 1이 되었을 때 입력값에 따른 결과값이 출력된다는 것을 확인 할 수 있었다.
모든 실험에서 별다른 오차 없이 진리표에 따른 값들이 모두 출력되어 전체적으로 굉장히 만족스러운 실험이었다. 진리표상에서의 입력과 출력 값에서의 0은 Low(0V)를 나타내고, 1은 High(5V)를 나타내는 것이다. 측정값을 보면 0V와 5V의 값에 오차가 있는 것을 알 수 있는데, 각 값들은 Low Level과 High Level의 범위에 있기 때문에 올바른 값이라고 할 수 있다. 이러한 오차는 브레드보드 내부의 저항과, 실험에 쓰인 리드선 자체의 저항, 그리고 실험에 쓰인 게이트 소자 내부를 통과하는 과정에서도 저항이 존재해 오차가 발생했다고 생각한다. 설계로 인하여 시간이 많이 부족할 것이라는 생각 때문에 실험에 좀 더 진지하게 임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서를 작성할 때 어떤 부분에 좀 더 신경 써서 실험을 해야겠다고 생각했던 부분을 하나도 생각하지 못한 체 실험에 임한 것이 많이 아쉬웠던 실험이다.

키워드

디지털실험,   전기공학,   전자공학