FET 바이어스 회로 및 FET 증폭기 Pspice 결과레포트

소개글

FET 바이어스 회로 및 FET 증폭기 Pspice 결과레포트에 대한 보고서 자료입니다.

본문내용

PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의 Peak to peak는 10 mV, freq는 1 kHz, 는 9 ~ 14 V로 설정하고, 두 주기의 입/출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
그림 5-16
Schematic
Vo (Vdd= 9 V)
Vo (Vdd= 10 V)
Vo (Vdd= 11 V)
Vo (Vdd= 12 V)
Vo (Vdd= 13 V)
Vo (Vdd= 14 V)

키워드

한양대,   회로실험,   전자회로실험,   기초회로실험,   회로이론,   논리회로실험,   실험레포트,   예비레포트,   결과레포트