회로 수준 시뮬레이션

목차

1. 회로 수준 시뮬레이션

2. 논리수준 시뮬레이션

본문내용

ti-step 알고리즘과 대비된다. 이들 중 TR 알고리즘이 구현의 복잡도는 다른 둘에 비해 높은 편이지만, 가장 정확한 적분치를 근사화 한다. 위의 식(1.11)을 (1.10)식에 대입하면 다음 식을 얻을 수 있다.
v(t+Δt){} {}v(t)+{1}over{C}· {Δt·i(t) }{}{}{}{}{}{}{}{}{}{}{}{}{}{}{}(FE) # {Δt·i(t+Δt)}{}{}{}{}{}{}{}{}{}(BE )# {Δt}over{2}[i(t)+i(t+Δt)]{}{}(TR)
(1.12)
식(1.12)의 근사식들은 회로 시뮬레이터에 수용될 수 있도록 동반 모형(companion model)에 의해 전기적으로 표현될 수 있다. 이를 그림으로 보이면 그림 1.9와 같다.
인덕터의 동반 모형도 비슷한 방법으로 유도할 수 있으며, 그림 1.10에 TR 적분방법을 적용할 때의 동반 모형을 나타내었다.
선형과도 해석의 흐름도는 그림 1.11과 같다.
그림 1.11 선형과도 해석의 흐름도
2. 논리수준 시뮬레이션
많은 시뮬레이터들이 논리수준의 시뮬레이션을 감당하기 위해서 발전해 왔다. 그들은 NOT, AND, OR, NAND, 그리고 NOR 게이트 등과 같은 기본 모델들을 사용한다. 어떤 시뮬레이터들은 단위지연(unit delay) 모드에서 동작하는데, 이 모드에서는 모든 게이트가 한 개의 단위 시간 지연을 가진다고 가정한다. 이와 같은 유형의 시뮬레이터는 실행 속도 면에서 고도로 최적화 될 수 있다. 다른 방법으로, 이미 수행된 회로 시뮬레이션과 측정된 회로의 기생 값들에 근거해서, 타이밍 변수들이 놀리 모델에 할당되기도 한다. 모든 논리회로들이 동시에 활성화되지는 않기 때문에, 논리사건(event)들은 대기행렬(queue)에 순차적으로 저장된다. 이것은 네트워크의 상태가 회로나 타이밍 시뮬레이터와 같이 시간 기준이 아니고, 사건발생 순서를 기준으로 특정된다는 것을 의미한다.
회로 시뮬레이터에서 연속적인 시간의 변화에 따른 연속적인 전압 값을 시뮬레이션한 것과 달리 전압 영역에 0, 1, 또는 X(unknown)와 같은 몇 개의 부울 논리 값만으로 사용한다. 또한 시간도 정수 값만을 다루되 정수 값은 단위 지연 시간의 배수로 정의된다. 그림 2.1에 논리 시뮬레이터의 시간, 전압 모델을 보였다. 기준 전압
{V}_{H}
보다 높은 전압을 1,
{V}_{L}
보다 낮은 전압을 0으로 모델한다. X값은 전원이 들어 왔을 때와 같이 0 또는 1 중 어느 한 값이나 모르는 상태를 말한다.
{V}_{H}
와
{V}_{L}
사이의 과도 상태는 논리값이 정의되지 않으며 시뮬레이터에 따라 U(rising), D(falling), Z(high impedance)의 값으로 중간과도 상태도 모델 하는 경우도 있다.
MOS 회로의 시뮬레이션에는 신호를 값과 세기의 쌍으로 나누어 생각하는 경우도 있다. 값은 0, 1, X가 해당되며 세기는 Strong, Weak, Charged로 나누어 생각한다. Strong은 일반 신호에 해당하며, Weak은 비율이 필요한 논리 회로의 부하에 의해 구동되는 경우이고, Charged는 노드를 구동하는 트랜지스터가 모두 Off된 경우이다. 이 모델은 2.2에 기술한 스위치 시뮬레이터를 통해 도입되었으며 MOS모 회로의 동작이 비교적 잘 반영되어 있다.
(a) 논리 회로도
모든 게이트의 지연 시간이 1이라고 가정하자. B입력 신호가 0에서 1로 바뀌었으므로 NOT의 동작을 시뮬레이션한 후 이벤트 큐에는 지연 시간 1후에 D 신호선 값이 0이 되었다는 것이 저장된다. 시간이 2에서 E 신호선이 값이 1이, H 신호선의 값이 0이 되었다는 것을 큐에 저장한다. 그러나 AND 게이트의 처리 결과 F 신호선의 값이 바뀌지 않았으므로 저장되지 않으며 따라서 G 신호선은 더 이상 추적하지 않는다.
그림 2.1 논리 시뮬레이터의 시간, 전압모델
(b) 이벤트 큐
그림 2.2 논리 시뮬레이션 예제
VLSI와 같은 대형 시스템의 특징은 소자간의 연결이 희박하며(sparse), 즉 한 게이트가 구동하는 게이트의 개수는 평균3개 정도이며, 한곳에서 발생하는 신호는 지역적으로만 영향을 미치고 대부분의 소자는 쉬고있다. 논리 시뮬레이터 알고리듬은 이와 같은 VLSI의 특징을 잘 살리고 있으므로 논리 시뮬레이터는 회로 시뮬레이터에 비해 매우 효율적이다. 그 대신 시간과 전압, 게이트 모델 모두 회로 시뮬레이터보다 간단하므로 정확성은 떨어진다.
타이밍은 정상적으로 내부지연과 적절한 에지의 반전에 필요한 부하의존 지연을 사용해서 다음과 같이 규정된다.
{ T}_{gate } = {T }_{intrinsic} + { C }_{ load } * {T }_{load }
여기에서
{T }_{gate }
= 게이트 지연
{T}_{intrinsic}
= 고유의 게이트 지연
{C}_{load}
= 유니트의 실제 부하(pF 혹은 정규화된 게이트들의 개수로 표현됨)
{T}_{load}
= 유니트에서 부하당 지연(
{ ns } over {pF }
혹은
{ ns } over {정규화된 게이트 개수로 표현됨 }
)
이와 같은 타이밍 정보를 갖는 논리 시뮬레이터들은 CMOS 논리구성이나 게이트 수준의기능이 잘 정의된 다른 회로들에 대해서 매우 정확하게 동작한다. 오늘날 이와 같은 시뮬레이션은 회로 시뮬레이션을 수행하고 적절한 데이터를 추출하는 대본을 수행하여 자동적으로 이루어진다. 이와 같은 기능을 사용할 수 없는 경우, 새로운 공정에서 새로운 표준셀 라이브러리를 만들려면 상당히 많은 수동 작업이 필요하게 된다.
논리 시뮬레이터들은 정규적 논리 상대를 갖는 특성이 잘 정의된 CMOS 회로들에 적합하다. 이들은 상대적으로 빠르고, 따라서 대형 회로에 적합하다. 또한 이것의 동작은 시뮬레이션 알고리듬을 계산해 주는 하드웨어 엔진에 의해서 가속되기도 한다. 초기의 논리 시뮬레이터들은 전달게이트 멀티플렉서, 메모리, 혹은 통과게이트 논리 등과 같이 트랜지스터들이 전달게이트로 사용되는 회로에는 적합하지 않았다. 그러나 현재의 논리 시뮬레이터들은 제한적이지만 이와 같은 트랜지스터 회로도 다룰 수 있게 되었다.

키워드

회로 수준 시뮬레이션,   논리수준 시뮬레이션,   트랜지스터,   시뮬레이터,   성능