[회로이론정리] 가지전류 해석(Branch-Current Analysis)

목차

1. 해석 절차

2. 회로망에 가지전류 해석법을 적용한 예

본문내용

방향을 시계방향으로 선택하고, 저항에 전압의 극성을 표시한다.
단계 3 : KVL을 시계방향으로 폐회로에 적용한다.
① 폐회로 1 :
0-E_2 + I_1 R + V_3 = 0
⇒
-4.4 + (7.8k Omega)I_1 + (1.2k Omega)(I_1 - I_2 ) = 0
⇒
9k OmegaI_1 - 1.2k Omega I_2 = 4.4
② 폐회로 2 :
0+V_3 + I_2 R_4 - E_1 = 0
⇒
(1.2k Omega)(I_2 - I_1 ) + (0.22k Omega)I_2 - 9 = 0
⇒
-1.2k Omega I_1 + 1.42k Omega I_2 = 9
6.3.3 해석 절차(Ⅱ)
단계 1 : 각 폐회로 내에서 전류의 방향을 시계방향으로 잡는다.
단계 2 : 필요한 방정식의 수는 폐회로의 수와 같다. 1열은 각 폐회로 내의 총저항의 합에 그 루프 전류를 곱한 식이다.
단계 3 : 각 폐회로 내에서 공유되는 저항 소자는 2열에 놓고, 1열의 전류 (기준이 되는 전류)와 인접한 루프 전류를 곱한 후 (-) 부호를 취한다.
단계 4 : 전압원의 극성이 시계방향일 때는 (+) 부호를 그렇지 않을 때는 (-) 부호를 붙인 후, 전압원의 대수합을 구한 후, 3열에 위치시킨다.
단계 5 : 회로 방정식을 푼다.
6.3.4 메시 해석 적용 예(Ⅱ)
(1) 다음 회로망에 대하여
7Omega
의 저항에 흐르는 전류를 메시 해석법으로 구하시오.
단,
R_1 = 8Omega, ~R_2 = 6Omega, ~R_3 = 2Omega, ~R_4 = 7Omega
(solution)
loop~1 ~(I_1 )~:~ (8Omega + 6Omega + 2Omega)I_1 - (2Omega)I_2 = 4V
loop~2 ~(I_2 )~:~ -(2Omega)I_1 - (2Omega + 7Omega)I_2 = -9V
therefore~ I_{7Omega} = I_2
= { DMATRIX { {16 }& {4 }#
{-2 }& {-9 } } } over
{DMATRIX { {16 }& {-2 }#
{-2 }& {-9 } }}
= {-144+8} over {144-4}
= {-136} over {140} = -0.971A
(2) 다음 회로망에 대한 메시 방정식을 세워라.
단,~ R_1 = 1Omega, ~R_2 = 1Omega, ~R_3 = 2Omega, ~R_4 = 3Omega, ~R_5 = 4Omega
(solution)
loop ~1(I_1 ) ~:~ (1Omega + 1Omega)I_1 - (1Omega)I_2 - 0 ~=~ 2V - 4V
loop ~2(I_2 ) ~:~ -(1Omega)I_1 + (1Omega + 2Omega + 3Omega)I_2 - (3Omega)I_3 ~=~ 4V
loop ~3(I_3 ) ~:~ - 0 - (3Omega)I_2 + (3Omega + 4Omega)I_3 ~=~ 2V
(3) 메시 해석법을 이용하여 다음의 회로망에서 전류
I_3
를 구하시오.
단, ~ R_1 = 10Omega, ~R_2 = 8Omega, ~R_3 = 5Omega, ~R_4 = 3Omega, ~R_5 = 2Omega
(solution)
loop ~1 (I_1 ) ~:~ (8Omega + 3Omega)I_1 - (8Omega)I_2 - (3Omega)I_3 = 15V
loop ~2 (I_2 ) ~:~ -(3Omega)I_1 + (3Omega + 5Omega + 2Omega)I_2 - (5Omega)I_3 = 0
loop ~3 (I_3 ) ~:~ -(8Omega)I_1 - (5Omega)I_2 + (8Omega + 10Omega + 5Omega)I_3 = 0

키워드

회로이론,   가지전류,   회로해석