ASIC 설계 및 실험 카운터

소개글

ASIC 설계 및 실험 카운터에 대한 보고서 자료입니다.

목차

1. 이론.

2,3,4. code와 결과 그래프 및 분석.

4. 결과 및 검토

본문내용

: Increment by : 1 Multiplied by : 5
clk : Increment by : 1 Multiplied by : 1
☞ 이 그래프는 switch의 간격을 500㎱로 늘인 경우를 나타낸다. 0㎱～500㎱까지는 switch가 ‘0’에 있으므로 downcount에 해당되어 c_out값을 보면 clk의 상승에지에서 c_out 값이 감소되어 감을 확인할 수 있고, 500㎱～ 이후 구간에서는 switch값이 ‘1’이므로 upcount가 되어 c_out값이 1씩 증가되어 감을 확인할 수 있었다.
ⅲ) sw : Increment by : 2 Multiplied by : 1
clk : Increment by : 1 Multiplied by : 2
☞ 이 그래프는 switch의 interval보다 clock의 interval이 긴 경우를 나타내고, 그래프를 분석해보면, clock이 증가하는 구간의 바로 전 구간에서는 switch의 값이 전부 ‘1’이므로 이 경우는 upcount로 볼 수 있다. 그러므로 c_out의 값이 400㎱마다 값이 1씩 증가함을 확인할 수 있다.
☞ 이 그래프들은 앞에서 했던 upcount의 Delay Time을 계산할 때와 같은 경우로 소스코드를 컴파일 할 때 내부 동작과정을 정확히 알 수 있게 해주는 그래프이다. 구체적인 경우로 700㎱일 때의 경우를 생각해보면, 700㎱가 되었을 때, switch는 ‘1’이었고 clock은 증가하는 경우이므로 이 구간은 upcount에 해당됨을 판단하고, k값 자체에 k+1값(1증가시킨 값)을 할당하게 된다. 이때까지 걸린 시간이 701.8㎱ - 700.0㎱ = 1.8㎱이고, 이제 다시 조건문을 통과해서 k값이 c_out값으로 입력되는데 까지 총 걸린 시간이 706.8㎱ - 700.0㎱ = 6.8㎱ 으로 전체적 Delay Time은 6.8㎱임을 확인할 수 있다. 그리고 706.6㎱ ～ 706.8㎱ 구간은 앞에서 생각해보았던 것과 마찬가지로 “11111”에서 “00000”으로 업 데이트 되는데 걸리는 Delay Time 정도로 생각해 볼 수 있을 것이다. 하지만 그 시간이 0.2㎱과 같이 현실 세계에서는 매우 짧은 시간이므로 무시해도 될 것이다.
4. 결과 및 검토
이번 실험은 count를 직접 소스코드로 작성해보고 시뮬레이션하여 결과 파형을 확인해보는 실험이었다. 수업중에는 upcount, downcount, updowncount 총 세가지를 해보았고, 개인적으로는 upcount와 updowncount 두 가지만 분석해 보았다. upcount는 소스코드의 조건문에서 “clk='1' and clk'event” 이라는 조건을 달아줌으로써 clock이 상승하는 edge에서만 c_out이 값을 갖게 해주었고, 그리고 k라는 변수를 선언해 줌으로써 프로그램 작성을 용이하게 하였다. updowncount에서는 switch라는 port를 추가하여 switch가 ‘1’일 때는 upcount로, ‘0’일 때는 downcount로 작동되도록 하였다. 즉, switch가 ‘1’일 때는 upcount로 작동하여 clock이 상승하는 에지에서 c_out의 값은 1만큼 증가된 값을 가지게 되는 것이고, 이는 위에서 보였던 결과 파형들을 통해서 확인할 수 있다. 그리고 k라는 변수를 중간 과정에서 삽입함으로써 Delay Time을 측정해서 c_out과 비교해 보면 k값에 저장된 값이 c_out값으로 다시 저장된다는 것을 생각해 볼 수 있었다.
이번 실험 또한 count의 작동 과정에 대해서 생각해 볼 수 있는 의미 있는 실험이었다. 이런 이론들을 토대로 직접 응용 프로그램을 코딩할 수 있는 실력을 길러야겠다.

키워드

ASIC,   카운터,   up,   updown