Common - Mode Rejection Ratio 동상제거비

소개글

Common - Mode Rejection Ratio 동상제거비에 대한 보고서 자료입니다.

목차

1 목적

2 준비물

3 이론

4 시뮬레이션

본문내용

결정하면 두 개의 transistor 가 active mode에서 동작하는 범위 내에서 input 에 small signal 을 줄 수 있다. Input 에 걸리는 common mode DC voltage 는 double ended output 을 취할 때 서로 상쇄 되어 없어진다.
(그림 5)에서와 같이 base 양단 사이에 전압 Vd를 걸어주면 collector 전류는 아래와 같이 된다.
(그림 5)
작은 입력 Vd 가 인가 되었을 때
차동증폭기의 전류와 전압
첫 번째 식에 e(Vd/2Vt)를 곱하면 아래와 같이 된다.
Vd << 2VT 라고 가정하면 exponential(Vd/2VT) = 1 + Vd/2VT 가 되고 이를 이용하여 위의 식을 정리 하면
가 되어서 small signal 부분만 살펴 보면
가 된다 이처럼 small signal에 의한 collector 전류의 증가에 따라서 collector 전압은 아래와 같고,
(단 gm = Ic/VT = (αI/2)/VT)
따라서 gain Ad는
가 된다. Output 을 collector 의 한 쪽에서만 뽑아 내면 (single ended) gain Ad는
와 같이 된다
Differential input resistance Rid는 두 base 단자 사이에서 바라보이는 저항, 즉 입력신호 Vd에서 바라보이는 저항으로 Q1의 base 전류는
만큼 증가할 것이고 Q2의 base 전류는 같은 양만큼 감소할 것이다. 따라서 Rid 는
이 결과는 두 base 사이에 나타나는 저항은 emitter 회로의 총 저항의 (β+1)를 곱한 것이다.
Emitter 에 저항이 포함된 (그림 6) 과 같은 differential - pair 의 input resistance 는 위의 결과에 비추어 볼 때 다음과 같이 구할 수 있다.
(그림 6)
Emitter 에 저항을 달고 있는
차동 증폭기
Common Mode Operation
(그림 7) 공통모드 신호가 인가된 경우와 그 등가 회로
차동증폭기의 두 입력단에 같은 전압이 인가된 경우 출력전압은 다음과 같다 .
두 출력전압의 차 vC1-vC2 로 취하면 이상적인 경우 0V 가 된다 . 또한 출력전압을 한쪽에
서만 뽑아내는 경우 공통모드 전압이득과 차동모드 전압이득은 각각 다음과 같다.
따라서 출력전압을 한쪽에서만 뽑아내는 경우 CMRR 은 다음과 같다 .
CMRR 은 다음과 같이 일반적으로 dB 로 표시한다 .
동상의 입력을 넣었을 때
시뮬레이션 결과
1) 동상의 입력을 인가 하였을 경우
동상의 입력을 넣은 결과 완전하게 제거되어 출력이 0V 가 나왔다
2) 한쪽의 입력만 인가 하였을경우
500mV를 한쪽만 인가하였을 때 거의 5V의 출력이 나왔다. 약 10배정도의 gain을 갖고있음을 알 수 있다.
3) 동상이 아닌 입력을 인가하였을 경우
Amplitude가 다를 때와 Frequency가 다를때를 비교했다.
Frequency가 주기의 변화에 따른 차이로 파형의 Amplitude가 커졌다 작아지는 파형이 나왔다.

키워드

동상제거비,   cmrr,   시뮬레이션