전자 회로 실험 리포트(Op-Amp)

소개글

전자 회로 실험 리포트(Op-Amp)에 대한 보고서 자료입니다.

목차

1. Introduction
1) IC 연산 증폭기
2) 부귀환제어

2. Problem Statement

3. Implementation

4. Result
E1.1 오프셋 측정
E2.1 적분기 오프셋 제어
E2.2 적분기의 동작
E3.1 소신호 주파수 응답
E3.2 slew-rate 제한

5. Conclusion & Evaluation

본문내용

단자는 접지되어 있다. 입력신호 V1이 (-) 단자에 입력되므로 출력신호는 입력신호와 반대의 위상을 가진다.

연산 증폭기는 내부에 보상회로를 포함하므로 전압 이득은 주파수가 증가함에 따라 감소한다. 연산 증폭기의 규격표에는 이득과 주사표의 관계가 나와 있다. 직류 작동을 하는 저주파 영역에서는 이득이 제조회사가 제공하는 규격에 나와 있는 값을 가지며 매우 크다. 입력 신호의 주파수가 증가함에 따라 개루프 이득은 점점 감소하여 마침내 1에 다다른다. 이 점에서의 주파수를 단위 이득/대역폭 B1이라 한다. 이 값은 이득이 1이 되는 주파수를 나타내는 동시에 대역폭으로도 생각할 수 있다. 0Hz에서 단위 이득 주파수까지의 대역을 대역폭이라 한다. 그러므로 이득이 1로 감소하는 점을 단위 이득 주파수 또는 단위 이득 대역폭이라 할 수 있다. OP AMP의 비 반전 단자에 입력 전압을 가하여 그것과 동위 상인 출력 전압을 얻는 증폭기를 비반전 증폭기라 한다. 신호전압은 비반전 입력단자로 인가되고 입력소자 R1과 귀환소자 R2에 의해 출력전압의 일부가 반전입력 단자로 귀환된다. 출력전압 V0는
로 주어지고
전압 이득 Av는 이다.
2. Problem Statement
① Describe what is the problem.
- 이번실험은 op-amp가 이상적인 op-amp와 어떤 식으로 다른지 실험하는 것이다. 오프셋 전압과 바이어스 전류로 인해 이상적인 op-amp와 약간 다르게 동작한다. 두 번째 실험인 보상된 밀러 적분기에서 저항을 어떻게 연결하면 안정적인 적분기로 동작하는지 실험한다. 그리고 출력전압이 아주 급격하게 변화할 때 op-amp가 slew-rate 때문에 그 출력을 따라가지 못하고, 더 작은 전압을 출력한다. 그 원인인 slew-rate를 측정한다.
② Describe how do you solve the problem.
- op-amp가 이상적인 op-amp와 다르다는 것을 실험적으로 확인하기 위해서, 우선 입력전압을 0V로 하고, 저항들을 주어진 조건에 맞게 바꾸면서 그에 대한 출력전압을 측정하면 오프셋 전압과 바이어스 전류를 측정할수 있다. 그리고 slew-rate는 입력전압에 높은 주파수의 정현파를 입력하면, 그에 대한 출력도 높은 주파수의 정현파가 나오는데, 주파수를 더 높이면서 출력전압이 원래의 출력을 따라오지 못하는 주파수를 측정하여 계산하면 slew-rate를 구할수 있다.
3. Implementation
오프셋전압과, 바이어스전류를 측정하는 실험은 우선 빵판에 op-amp와 저항을 그림에 맞게 설계한 다음, 입력전압 없이 op-amp에만 전원을 연결하여서 출력 전압을 측정한다. 그리고 저항을 단락하고, 추가하여서 측정을 한다. 두 번째 실험인 보상된 밀러적분기 실험은 빵판에 op-amp와 저항 capacitor를 연결하고, 가변저항 양쪽에 전원 공급장치를 이용해 10V와 -10V 전원을 연결해준다. 그리고 입력전압은 전원 공급장치와 파형발생기를 이용해 DC전압과 구형파, 정현파를 입력시킨다. 출력전압은 오실로스코프를 이용해 측정한다. 세 번째 실험은 op-amp와 저항을 연결시키고, 파형발생기를 통해 정현파를 인가해주고, 출력전압은 오실로스코프를 통해 측정한다.
4. Result
E1.1 오프셋 측정
R1
R2
R3
VC
실험 a)
x
1.017MΩ
1MΩ
-3.09mV
실험 b)
x
1.017MΩ
x
60.6mV
실험 c)
1MΩ
1.017MΩ
x
54.5mV
Vos - R3IB2 + IB1R2 = -3.09mV
Vos + IB1R2 = 60.6mV
Vos + IB1R2 + (Vos /1kΩ)R2 = 60.6mV
세 개의 식을 풀면
Vos = -6.1uA IB1 = 60.6nA IB2 = 63.69nA
E2.1 적분기 오프셋 제어
노드 A의 상태
VC
VD
실험 a)
오픈
0V
0.1mV
실험 b)
접지
9.4V
-10V
실험 c)
접지
28mV
0.05mV
R3, R4는 op-amp의 옵셋전압과 바이어스전류의 영향을 줄여주는 역할을 한다. 옵셋전압과 바이어스전류에 의해 R2에는 IB1이 흐르고, Vc에 전압이 걸리는데, R4와 R3에서 R2쪽으로 바이어스전류의 반대방향으로 전류가 흐르기 때문에 바이어스 전류와 옵셋전압의 영향을 줄여줘서 이상적인 op-amp에 가까운 동작을 할 수 있게 해준다.
E2.2 적분기의 동작
a) 크기가 1 VPP인 1kHz의 대칭 구형파를 입력 A에 공급하도록 신호발생기를 조정하여라. A와 C를 측정하고 오실로스코프의 파형을 capture 하시오.
b) 입력 A에서 1 VPP의 사인파를 공급하도록 신호발생기를 조정하고 파형을 capture하시오.
c) 신호발생기를 조정하여 노드 A와 노드 C가 같은 크기의 신호를 출력하도록 하는 주파수를 찾으시오.
-> 900Hz
d) 가 0.1이 되는 주파수를 찾으시오
-> 4kHz
E3.1 소신호 주파수 응답
R2
Ao(VD/VB)
at 100Hz
f4
υD
10*f4
υD
f3dB
unit gain frequency
1M
100k
E3.2 slew-rate 제한
a) 1kH의 사인파가 입력될 때 노드 D의 출력이 0.1V의 피크 값을 갖는 사인파가 되도록 입력 신호의 크기를 조정하여라.
b) 이 회로의 3dB 주파수 를 구하시오. 150kHz
c) 주파수를 1kHz로 놓고, υD가 4V 피크 값을 갖도록 입력 신호를 올리고, 이 때 υB 값을 기록하시오. 422mV
d) υB를 고정시키고 υD의 값이 저주파일 때와 비교해 0.707배로 감소하는 주파수를 실험적으로 구하시오(6). 이 때 파형을 획득하시오.
e) υB를 이전 값의 절반으로 줄이고 υD를 구하시오. 1.7V
f) υD가 e)에서 측정된 값의 0.707배가 되도록 주파수를 올리고 이때 주파수 7을 기록하시오.
5. Conclusion & Evaluation
이 장을 작성 시 가장 중요한 것은, 이 실습을 통해서 무엇을 배웠는지 다시 생각해보는 시간을 갖는 것이다. 어떤 부분에서 가장 어려움을 느꼈으며, 또한 그 부분을 해결한 방법에 대해 생각해보며 자신이 수행한 실험에 대한 평가를 작성해야 한다.

키워드

op amp,   적분기,   연산 증폭기,   부귀환제어,   연산 증폭기 회로도,   소신호 주파스 ,   오프셋 측정