소자기본 공정 순서 시뮬레이션
본 자료는 5페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
해당 자료는 5페이지 까지만 미리보기를 제공합니다.
5페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

소자기본 공정 순서 시뮬레이션에 대한 보고서 자료입니다.

목차

1.기판준비

2.보호산화막 증착

3.채널층 불순물 도핑보호산화막 제거

4.건식 산화막형성

5.다결정 실리콩 증착

6.이온주입

7.게이트에칭

8.표면 산화막 식각.

9.소스 드레인영역 플라즈마 도핑

10.RTA

11.금속막 증착

12.전극형성

13.절연층증착

본문내용

소자 제작 공정
SOI (Silicon-on–Insulator) 기판준비
보호 산화막 (screen oxide) 증착
채널층 불순물 주입
보호 산화막 제거
건식산화 (dry oxidation)
다결정실리콘 (poly-Si) 게이트 증착
다결정실리콘 (poly-Si) 게이트 이온주입
다결정실리콘 (poly-Si) 게이트 식각
표면 산화막 식각 (etch oxide)
소스 드레인 영역 플라즈마 도핑
급속 열처리 (RTA)
금속막 증착
전극 형성
절연 보호층 증착
SOI (Silicon-on–Insulator) 기판
SOI(Silicon-on-Insulator)
실리콘/산화막/실리콘
기판의 구조
산화막 절연체 위에 상부실리콘 존재
소자 제작시, 일반 실리콘 기판에 비해 동작 속도가 빠르며 누설 전류가 매우 낮음
보호 산화막 (Screen Oxide) 증착
채널층 불순물 이온주입 시 발생하는 기판 표면 손상을 방지하기 위해 표면 보호용 산화막 증착
  • 가격2,000
  • 페이지수17페이지
  • 등록일2009.06.12
  • 저작시기2009.5
  • 파일형식기타(pptx)
  • 자료번호#540764
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니