목차
<결과>
3. 오픈컬렉터와 3상태 버퍼/인버터
[목적]
[기본이론]
1.오픈컬렉터(open collector)
2.3상태 TTL 버퍼/인버터
3. 오픈컬렉터와 3상태 버퍼/인버터
[목적]
[기본이론]
1.오픈컬렉터(open collector)
2.3상태 TTL 버퍼/인버터
본문내용
없이 개방되어 있는데, 이러한 형태의 게이트를 오픈컬렉터라 한다. 오픈 컬렉터게이트는 정상적인 동작을 하려면 컬렉터와 전원사이에 풀업저항이 연결되어야 한다.
그림 3.2는 3개의 NAND 게이트를 함께 묶고 이를 공통으로 풀업저항을 사용하면 출력특성이 AND 동작이 이루어진다. 이를 와이어드 AND 회로라 한다. 그림 3.2를 논리식으로 표현하면 식(3-1)과 같이 된다.
Y =Y1 Y2 Y3
=AB CD EF
식(3.1)에서 마지막 항은 각 변수에 OR를 취한뒤 반전된 형태이다. 드모르간의 정리를 dldydgkaus 식(3.1)은 다음과 같이 된다.
Y=AB+CD+EF
드 모르간의 정리를 이용하여 와이어드 AND 회로가 와이어드 OR 형태로 표현되었다. 그림 3.3은 와이어드 OR 회로이다.
2.3상태 TTL 버퍼/인버터
그림 3.4는 3상태 인버터의 동작을 설명한다. 출력단의 스위치가 ON일 때 정상적인 인버터의 동작이지만 스위ㅣ가 OFF일 EO는 플로팅되어 인버터의 출력이 Y와 비 연결 상태가 된다. 그림 3.4에서 3상태 인버터의 동작은 제어입력 G가 1이면 통상의 인버터 동작이고, 0이면 출력은 고 임피던스(Hi-z)가 되어 개방상태가 된다.
그림 3.2는 3개의 NAND 게이트를 함께 묶고 이를 공통으로 풀업저항을 사용하면 출력특성이 AND 동작이 이루어진다. 이를 와이어드 AND 회로라 한다. 그림 3.2를 논리식으로 표현하면 식(3-1)과 같이 된다.
Y =Y1 Y2 Y3
=AB CD EF
식(3.1)에서 마지막 항은 각 변수에 OR를 취한뒤 반전된 형태이다. 드모르간의 정리를 dldydgkaus 식(3.1)은 다음과 같이 된다.
Y=AB+CD+EF
드 모르간의 정리를 이용하여 와이어드 AND 회로가 와이어드 OR 형태로 표현되었다. 그림 3.3은 와이어드 OR 회로이다.
2.3상태 TTL 버퍼/인버터
그림 3.4는 3상태 인버터의 동작을 설명한다. 출력단의 스위치가 ON일 때 정상적인 인버터의 동작이지만 스위ㅣ가 OFF일 EO는 플로팅되어 인버터의 출력이 Y와 비 연결 상태가 된다. 그림 3.4에서 3상태 인버터의 동작은 제어입력 G가 1이면 통상의 인버터 동작이고, 0이면 출력은 고 임피던스(Hi-z)가 되어 개방상태가 된다.
추천자료
- 논리게이트
- 논리게이트
- 불대수와 논리식의 간략화
- 조합논리 - 더하기/빼기 회로
- 제 7장 (예비) 기본 논리 게이트 설계 실험
- [연구수업지도안 자료]고등학교 디지털 논리 회로
- 4-bit 산술연산논리 회로 구현
- 부울 대수 및 조합 논리 회로(사전)
- 부울 대수 및 조합 논리 회로(결과보고서)
- d_래치_및_d_플립-플롭-예비,결과보고서,래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 ...
- 논리함수와 게이트
- [디지털 공학 실험] (결과) 02장 일반 논리 게이트 응용
- (디지털 실험 보고서) Quartus 설치, 4비트 덧셈기 (Quartus 설치, 4비트 덧셈기,뺄셈기,타이...
- 최신디지털공학실험 제10판 실험 2 논리 프로브 구성 : 7404 인버터 사용한 간단한 논리 프로...
소개글