VHDL을 이용한 다중입력NAND게이트변환 실험보고서

목차

1. 다중입력 NAND게이트 (3입력 NAND 게이트)
< 시뮬레이션 결과 >
< H/W 확인 >
< 동작 확인 >
< H/W 확인>

2. 게이트 변환 실습
< 시뮬레이션 결과 >
< H/W 확인 >

본문내용

결한 것과 같은 원리
-NAND 게이트의 표시기호는 AND 게이트의 표시기호 끝에 NOT
-게이트의 표시기호에서 따온 작은 동그라미를 붙여서 만듬
- 입력중 하나만 “0”이면 출력은 “1”
- NAND 게이트의 논리식은 AND와 NOT 게이트의 논리식을 결합
해서 만듬
-하나의 게이트에 많은 입력을 넣어 출력을 얻음
Fort ( a : in STD_LOGIC);
,b : in STD_LOGIC);
,c : in STD_LOGIC);
,y : out STD_LOGIC);
,y <= not (a and b and c);
< 시뮬레이션 결과 >
< H/W 확인 >
NET a LOC=P67; #버튼 1번
NET b LOC=P63; #버튼 2번
NET c LOC=P62; #버튼 3번
NET y LOC=P139;
< 동작 확인 >
< H/W 확인>
a <= '0', b <= '0', c <= '0';
wait for 100 ns;
a <= '0', b <= '0', c <= '1';
wait for 100 ns;
a <= '0', b <= '1', c <= '0';
wait for 100 ns;
a <= '0', b <= '1', c <= '1';
wait for 100 ns;
a <= '1', b <= '0', c <= '0';
wait for 100 ns;
a <= '1', b <= '0', c <= '1';
wait for 100 ns;
a <= '1', b <= '1', c <= '0';
wait for 100 ns;
a <= '1', b <= '1', c <= '1';
wait for 100 ns;
2. 게이트 변환 실습
< 202페이지 Source 코드 참고 >
게이트 변환 - entity gate_changel is
Fort ( a : in STD_LOGIC);
,b : in STD_LOGIC);
,y : out STD_LOGIC);
end gate_changel;
architecture Behavioral of gate_changel is
Begin
y <= (not a) nand (not b);
End Exam;
end Behavioral;
< 시뮬레이션 결과 >
NET a LOC=P67;
NET b LOC=P63;
NET y LOC=P139;
< H/W 확인 >
a <= '0', b <= '0', y <= '0';
wait for 100 ns;
a <= '0', b <= '0', y <= '1';
wait for 100 ns;
a <= '0', b <= '1', y <= '0';
wait for 100 ns;
a <= '0', b <= '1', y <= '1';
wait for 100 ns;
a <= '1', b <= '0', y <= '0';
wait for 100 ns;
a <= '1', b <= '0', y <= '1';
wait for 100 ns;
a <= '1', b <= '1', y <= '0';
wait for 100 ns;
a <= '1', b <= '1', y <= '1';
wait for 100 ns;

키워드

VHDL,   다중입력,   NAND,   게이트,   변환,   실험보고서