xilinx를 이용한 ATM기 설계 기말 프로젝트(vhdl, fpga)

소개글

xilinx를 이용한 ATM기 설계 기말 프로젝트(vhdl, fpga)에 대한 보고서 자료입니다.

목차

1. Purpose

2. Problem Statement

3. Sources & Results

본문내용

1 => 계좌 조회 기능 수행
id가 000001이므로 woori, 계좌번호 0001이고, 비밀번호는 계좌번호가 0001이므로 비밀번호는 ram_table의 2번째 address인 1002, 현재 잔액은 ram_table2의 두 번째 address인 25000원이 된다. 계좌 조회 기능을 수행하기 위해 menu에 00을입력하였고, 처음 pw로 1004를 입력하였을 때는 RAM상에 저장된 pw가 1002이므로 거래 기능을 수행하지 않다가, pw를 1002로 올바르게 입력한 후 RAM에 저장된 해당 계좌의 잔액인 25000원이 조회됨.
Case. 2 => 출금 시 출금액이 계좌의 잔액보다 클 때 동작이 않됨을 보여줌
id가 100001이므로 sh, 계좌번호 0001이며, 비밀번호는 계좌번호가 0001이므로 비밀번호는 ram_table의 2번째 address인 3002, 현재 잔액은 ram_table2의 두 번째 address인 37000원이 된다. 출금 기능을 수행하기 위해 menu에 01을 입력하였고, 입력한 pw인 3002가 RAM에 기억된 pw인 3002와 일치하므로 거래를 수행하는데, RAM상에 저장된 해당 계좌의 잔액이 37000원인데 출금 희망 금액으로 5000000원을 입력하였으므로, 잔액부족으로 거래가 되지 않고 기존의 잔액인 37000원이 출력된다.
Case. 3 => 출금 기능을 수행
id가 100001이므로 sh, 계좌번호 0001이며, 비밀번호는 계좌번호가 0001이므로 비밀번호는 ram_table의 2번째 address인 3002, 현재 잔액은 ram_table2의 두 번째 address인 37000원이 된다. 출금 기능을 수행하기 위해 menu에 01을 입력하였고, 입력한 pw인 3002가 RAM에 기억된 pw인 3002와 일치하므로 거래를 수행하는데, RAM상에 저장된 해당 계좌의 잔액이 37000원인데 출금 희망 금액으로 10000원을 입력하였으므로, 거래가 수행되고 기존잔액인 37000원에서 출금 금액인 10000원의 차액인 27000원이 현재 잔액에 출력된다.
Case. 4 => 입금 기능을 수행
id가 010001이므로 nh, 계좌번호 0001이며, 비밀번호는 계좌번호가 0001이므로 비밀번호는 ram_table의 2번째 address인 2002, 현재 잔액은 ram_table2의 두 번째 address인 11500원이 된다. 입금 기능을 수행하기 위해 menu에 10을 입력하였고, 입력한 pw인 2002가 RAM에 기억된 pw인 2002와 일치하므로 거래를 수행하는데, RAM상에 저장된 해당 계좌의 잔액이 11500원인데 입금 희망 금액으로 10000원을 입력하였으므로, 기존 잔액인 11500원에 입금 금액 10000원을 더한 21500원이 잔액으로 출력된다.
Case. 5 => 송금 기능을 수행
id가 111111이므로 kb, 계좌번호 1111이며, 비밀번호는 계좌번호가 1111이므로 비밀번호는 ram_table의 16번째 address인 4016, 현재 잔액은 ram_table2의 16번째 address인 24700원이 된다. 송금 기능을 수행하기 위해 menu에 11을 입력하였고, 입력한 pw인 4016이 RAM에 기억된 pw인 4016과 일치하므로 거래를 수행하며, 송금 기능 수행 시 필요한 송금 희망 id로 010010을 입력하였으므로 nh의 계좌번호 0010에 송금을 희망한다는 것을 의미한다. kb의 계좌에서 RAM상에 저장된 해당 계좌의 잔액이 24700원인데 송금 희망 금액으로 10000원을 입력하였으므로, 기존 잔액인 24700원과 송금 금액 10000원의 차액인 14700원이 잔액으로 출력된다.
4. 고찰
본 프로젝트 설계에는 두가지 선택권이 있었다. 하나는 FPGA킷을 이용하여 설계를 하는 것과, FPGA 킷을 이용하지 않고 testbench를 이용해서 동작 특성을 보이는 것을 설계하는 것. 이렇게 두가지 방법이 있었는데, 우리 조는 FPGA 킷을 이용하지 않는 쪽을 선택하였다. 한 학기 동안 논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding을 배우고, 매주 이론과 실습을 반복하면서, vhdl이라는 언어에 친숙해 질 수 있었다.
한 학기 수업의 결과물이라고 할 수 있는 기말 팀 프로젝트에서 우리 조는 본 레포트와 같이 우리 실생활에 너무 밀접하여 없어서는 안되는 기기인 ATM기를 설계하였다. 직접 기판과 킷을 이용하여 ATM 기기를 설계하진 않았으나, 시뮬레이션으로 ATM기의 동작 특성을 담고 있는 가상 모형을 설계하였다.
처음 주제를 정하고 프로젝트에 임했을 때, 수업 때 소스 코드의 일부분을 받아서 과제를 했을 때와는 달리, 우리 스스로 처음부터 끝까지 코딩을 한다고 생각하니 어려운 감도 없지 않아 있었지만, ATM에 관련한 동작을 이해한 후 코딩을 하다보니 술술 풀리게 되어 위의 소스코드처럼 코딩을 마치게 되었다.
소스 코드 작성을 마치고 테스트벤치의 소스 코드 까지 작성한 후, Synthesis와 Implement 기능을 수행하였을 때, 워낙 ATM이라는 것 자체가 데이터가 방대하다 보니, 우리가 늘 실습 때 사용하던 Spartan3 device로서는 방대한 데이터가 감당이 되지 않아 오류 메시지가 떴었다. 하지만, 실습실에서 조교님께 질문을 한 결과 device 크기를 큰 것으로 바꿔서 해 보라고 친절하게 알려주셔서 device를 Virtex5 시리즈로 바꿔서 Synthesis & Implement를 수행해보니 시간은 보통의 과제보다 몇 배 이상 오래 걸렸으나, 오류 없이 정상적으로 수행되었다.
Modelsim simulator을 동작시켜 결과 파형을 통해 경우에 따른 ATM기의 동작(reset 값에 따른 동작여부, 비밀번호 일치 여부에 따른 동작여부, 계좌조회 기능, 출금 기능, 입금 기능, 송금 기능)이 성공적으로 수행되는 것을 확인하였다.
처음 우려와는 달리 프로젝트를 성공적으로 수행한 것에 만족하며, 모든 것이 교수님과 조교님의 간단명료하고 친절한 가르침과 조원들과의 협동심으로 성공적인 결과를 이끌어 낸 것 같다.
교수님, 조교님! 한 학기 동안 정말 고생 많으셨습니다!!

키워드

xilinx,   논리회로,   논리회로설계실험,   ATM,   vhdl,   fpga,   논리회로 기말 프로젝트