|
이번 학습에서는 NAND Flash의 Read와 Erase 방법에 대하여 알아본다.
NAND Flash는 Thershold 전압 0V를 기준으로 TR ON/OFF를 결정한다.
Cell Current는 Read시의 전류를 나타내는 것으로 Sensing Margin을 결정하는 중요한 요소이다.
Erase시에는 PP-Well에 고
|
|
|
이번 학습에서는 NAND flash에서 사용하는 transistor의 종류 및 gate oxide 형성 방법, active 형성 방법 등을 다루고자 한다
NAND flash에서는 20V 이상의 고전압이 사용되기 때문에, 고전압용 gate oxide와 저전압용 gate oxide의 integration이 중요한 이슈이다
|
|
|
NAND Flash는 FN-Tunneling을 이용하여 Program/Erase를 한다.
Floating Gate는 Control Gate와 Substrate사이에 위치하며 Coupling에 의하여 전압이 유도된다.
Control Gate 전압중 Floating Gate에 영향을 주는 Factor를 Coupling Ratio라고 하고 ONO와 Tunnel Oxide Capacitance에 의하
|
|
|
또한 NAND 게이트와 마찬가지로 OR 게이트의 표시 기호에 NOT 게이트에서 따온 작은 동그라미를 붙여서 사용한다. NOR 게이트의 심볼은 그림 3 과 같고 진리표는 그림 3 과 같다. NOR 게이트의 입력은 NAND 게이트와 반대로 모두 0 일 때만 1 을 출력하
|
|
|
결한 것과 같은 원리
-NAND 게이트의 표시기호는 AND 게이트의 표시기호 끝에 NOT
-게이트의 표시기호에서 따온 작은 동그라미를 붙여서 만듬
- 입력중 하나만 “0”이면 출력은 “1”
- NAND 게이트의 논리식은 AND와 NOT 게이트의 논리식을 결합
해
|
|
 |
탕으로 두 입력 신호를 논리‘0’으로 리셋 시키는 구조를 사용함으로써 Up과 Down신호가 충분한 시간동안 논리‘1’의 값을 유지할 수 있도록 설계하였고 이에 따라 위상주파수 검출기가 NAND 게이트의 문턱전압에 상관없이 동작하게 함으로써
|
|
|
Softwafer
4. Test Process Flow
5. Open/Short Test
6. Leakage test
7. IIL/IIH Test
8. VIL/VIH, VOL/VOH Test
9. IDDS
10. DataSheet
11. Functional Test
11-1. DFT(Design for Test)
11-2. SCAN Test
11-3. BIST(Built-in Self Test)
11-4. Boundary SCAN(JTAG)
11-5. NAND Tree Test
12. Backend Pro
|
|
 |
NAND적층이 고도화됨에 따라 식각공정엔지니어의 역할이 커지고 있습니다. 저는 권오현 회장님의 ‘초격차’를 읽으면서 세계 1등을 차지하고 있으면서도 초격차를 유지하는 삼성에서 함께 일하고 싶다고 느꼈습니다. 1.삼성전자를 지원
|
|
 |
NAND 게이트를 이용한 메모리 반도체를 다룬 경험이 있습니다. 당시 메모리 비전 2030을 통하여 비메모리의 Foundry 산업...(이하생략) - 자기소개서
LS엠트론 및 해당 직무에 지원하게 된 동기에 대하여 기술해 주시기 바랍니다. (최소 100자,
|
|
 |
NAND 및 GAA-FET의 3d 구조를 배우면서 각층의 etching의 정확성과 기판손상 최소화가 중요하다는 것을 알게 되었습니다. 1. 도쿄일렉트론코리아에 지원하게 된 계기와 지원하신 직무에 대한 생각을 기술해주시기 바랍니다. (최소 100자, 최대 500
|
|
 |
NAND Flash)
- 플래시 메모리의 한 형태로 전원이 없는 상태에서도 데이터를 계속 저장할 수 있으며 데이터를 자유롭게 저장·삭제할 수 있다. 저장단위인 셀을 수직으로 배열해 좁은 면적에 많은 셀을 만들 수 있도록 돼 있어 대용량이 가능하다.
|
|
메뉴펼치기
