|
0
0
1
0
1
1
1
XNOR 게이트의 진리표
A
B
Y
XNOR 게이트의 Time table
XNOR게이트의 기본인 XOR-NOT 게이트
A. O. I Gate
AND, OR, INVERT
정의 : 특정한 논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후 출력을
NOR연산시키는 회로가 필요하
|
|
|
XOR가 4개 내장된 것
기호 :
진리표
입 력
출 력
A
B
0
0
0
0
1
1
1
0
1
1
1
0
■ 입력변수가 A, B, C 이고 출력변수가 Y인 3-입력 다수결 회로(majority gate)를 설계한다. 다수결 회로의 출력은 입력변수 중 다수(majority), 즉 2개 이상의 1이 될 때 출력이 1이
|
|
|
XOR
L1
L2
L1
L2
L1
L2
L1
L2
0
0
0
0
0
0
0
1
0
1
1
0
0
1
0
0
0
1
1
0
1
0
0
1
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
0
1
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
0
0
1
1
(3) 그림 2의 회로를 구성한 후 입력 A, B에 대한 출력 X, Y, Z의 값을 측정하여 truth table을
|
|
|
회로 6
그림 6_1
그림 6_2
4비트 parity generater 회로의 결과를 확인하는 실험이다. 4비트 패리티 체커 회로는 홀수개의 입력이 1일 때(즉, 1개만 또는 3개의 입력이1)만 출력이 1이 나오는 회로이다.
즉 A에 clock를 B,C,D에 0을 입력 했을 때의 실험인 그
|
|
|
XOR gate의 입출력 값을 측정하고 TRUTH TABLE을 작성하라.
XOR GATE FIG.5
Boolean ep
A B = (A B) + (A B) = C
INPUT
OUTPUT
A
B
C
0
0
51.4mV(L)
0
1
5.45V(H)
1
0
5.42(H)
1
1
19.4mV(L)
【 TRUTH TABLE OF FIG 4-2 】
6. 그림 4와 같이 각각의 회로를 구성한 후 그 결과를 측정하여 TRUTH TA
|
|
메뉴펼치기
