목차
1. 실험 목적
2. 이론적 배경
3. 실험 과정
4. 결과
2. 이론적 배경
3. 실험 과정
4. 결과
본문내용
류와 나가는 전류의 합은 0 (KCL 응용)
계산식
node Va에서 이다.
= = =
따라서,
- - = 0
양변에 0.8 x 2.194 x 1.184 해주면,
38.96 - 2.59 Va - 0.94 Va - 1.75 Va = 0
-5.28 Va = -38.96
Va = 7.37
이것을 위의 I 값에 대입하면
= = =
따라서,
= 9.53 [ mA ] = 3.35 [ mA ] = 6.24 [ mA ]
< 전압계산에는 옴의 법칙 사용 >
옴의 법칙 : , V = R x I
= x = 9.53 mA x 0.8 kΩ = 7.62 [ V ]
= x = 3.35 mA x 2.194 kΩ = 7.35 [ V ]
= x = 6.24 mA x 1.184 kΩ = 7.38 [ V ]
● Only
위의 회로 STEP3 을 참고한다.
기준노드(0V)를 잡고, node Va 에서의 nodal analysis 를 적용
한 노드로 들어오는 전류와 나가는 전류의 합은 0 (KCL 응용)
계산식
node Va 에서 이다.
= = =
< Va + 10 이 되는 이유는 10 V 전압원의
극성이 반대로 되어있기 때문이다. 전류의
방향은 임의로 잡고 nodal analysis 를
한 후 전류의 방향을 고려하여 부호를
마지막에 고려해주면 된다. >
따라서
- - = 0
양변에 0.8 x 2.194 x 1.184 해주면,
-2.59Va - 0.94Va - 17.5 - 1.75Va = 0
이것은,
-5.28Va = 17.5
Va = -3.31
이것을 위의 I 값에 대입하면
= = =
따라서
= 4.13 [ mA ] = -1.58 [ mA ] = 5.65 [ mA ]
< 전압계산에는 옴의 법칙 사용 >
옴의 법칙 : , V = R x I
= x = 4.13 mA x 0.8 kΩ = 3.3 [ V ]
= x = -1.58 mA x 2.194 kΩ = -3.46 [ V ]
= x = 5.65 mA x 1.184 kΩ = 6.68 [ V ]
● Together
위의 회로 STEP4 을 참고한다.
기준노드(0V)를 잡고, node Va 에서의 nodal analysis 를 적용
한 노드로 들어오는 전류와 나가는 전류의 합은 0 (KCL 응용)
계산식
node Va 에서 이다.
= = =
< Va + 10 이 되는 이유는 10 V 전압원의
극성이 반대로 되어있기 때문이다. 전류의
방향은 임의로 잡고 nodal analysis 를
한 후 전류의 방향을 고려하여 부호를
마지막에 고려해주면 된다. >
따라서
- - = 0
양변에 0.8 x 2.194 x 1.184 해주면,
38.96-2.59Va - 0.94 Va - 17.5 - 1.75 Va = 0
이것은,
-5.28Va = 21.46
Va = 4.03
이것을 위의 I 값에 대입하면
= = =
따라서
= 13.37 [ mA ] = 1.84 [ mA ] = 11.84 [ mA ]
< 전압계산에는 옴의 법칙 사용 >
옴의 법칙 : , V = R x I
= x = 13.37 mA x 0.8 kΩ = 10.6 [ V ]
= x = 1.84 mA x 2.194 kΩ = 4.03 [ V ]
= x = 11.84 mA x 1.184 kΩ = 14.01 [ V ]
● 중첩의 정리
한 소스를 제거하여 (쇼트) 구한 각각 전류, 전압과 다른 한 소스를 제거하여 구한 각각 전류 전압 값들을 각각 더한것이 두 소스 모두 온전하게 두고 구한 전류,전압 값과 같다.
5. 고찰
-이번 실험은 중첩의 정리를 실험적으로 입증하는 것이었다. 이론 시간에 교수님께 익히 들은 내용이어서 가볍게 다가왔다. 하지만 중첩의 정리를 이용하는 문제나 풀 줄 알뿐 이것이 정말 성립 되는지 직접 체험하진 못했는데, 이번 계기를 통해 입증한다니 무척 설레고 기쁜 일이었다.
실험은 조금 복잡했지만 실험과정에 따라서 하니깐 그리 어려운 실험은 아니었다.
실험은 통해 중첩의 정리를 실험적으로 입증할 수 있었다.
24-1(STEP2) 과 24-2(STEP3) 의 값을 더한 것이 24-3(STEP4)의 값과 근접하게 나온다. 측정값들로 직접 계산한 Calculated Values도 이와 같음을 보여주고 있다. 이것으로서 입증이 된다. 이번 실험에서 유의 할 것은 과 의 전압극성이 반대(전류가 서로 반대방향) 이기에 중첩의 정리를 이용할 때는 전압강하 방향과 전류방향을 고려해야 한다.
중첩의 정리를 실험적으로 입증하는 좋은 시간이었고 한번 더 중첩의 원리를 되새기는 계기가 되었다.
계산식
node Va에서 이다.
= = =
따라서,
- - = 0
양변에 0.8 x 2.194 x 1.184 해주면,
38.96 - 2.59 Va - 0.94 Va - 1.75 Va = 0
-5.28 Va = -38.96
Va = 7.37
이것을 위의 I 값에 대입하면
= = =
따라서,
= 9.53 [ mA ] = 3.35 [ mA ] = 6.24 [ mA ]
< 전압계산에는 옴의 법칙 사용 >
옴의 법칙 : , V = R x I
= x = 9.53 mA x 0.8 kΩ = 7.62 [ V ]
= x = 3.35 mA x 2.194 kΩ = 7.35 [ V ]
= x = 6.24 mA x 1.184 kΩ = 7.38 [ V ]
● Only
위의 회로 STEP3 을 참고한다.
기준노드(0V)를 잡고, node Va 에서의 nodal analysis 를 적용
한 노드로 들어오는 전류와 나가는 전류의 합은 0 (KCL 응용)
계산식
node Va 에서 이다.
= = =
< Va + 10 이 되는 이유는 10 V 전압원의
극성이 반대로 되어있기 때문이다. 전류의
방향은 임의로 잡고 nodal analysis 를
한 후 전류의 방향을 고려하여 부호를
마지막에 고려해주면 된다. >
따라서
- - = 0
양변에 0.8 x 2.194 x 1.184 해주면,
-2.59Va - 0.94Va - 17.5 - 1.75Va = 0
이것은,
-5.28Va = 17.5
Va = -3.31
이것을 위의 I 값에 대입하면
= = =
따라서
= 4.13 [ mA ] = -1.58 [ mA ] = 5.65 [ mA ]
< 전압계산에는 옴의 법칙 사용 >
옴의 법칙 : , V = R x I
= x = 4.13 mA x 0.8 kΩ = 3.3 [ V ]
= x = -1.58 mA x 2.194 kΩ = -3.46 [ V ]
= x = 5.65 mA x 1.184 kΩ = 6.68 [ V ]
● Together
위의 회로 STEP4 을 참고한다.
기준노드(0V)를 잡고, node Va 에서의 nodal analysis 를 적용
한 노드로 들어오는 전류와 나가는 전류의 합은 0 (KCL 응용)
계산식
node Va 에서 이다.
= = =
< Va + 10 이 되는 이유는 10 V 전압원의
극성이 반대로 되어있기 때문이다. 전류의
방향은 임의로 잡고 nodal analysis 를
한 후 전류의 방향을 고려하여 부호를
마지막에 고려해주면 된다. >
따라서
- - = 0
양변에 0.8 x 2.194 x 1.184 해주면,
38.96-2.59Va - 0.94 Va - 17.5 - 1.75 Va = 0
이것은,
-5.28Va = 21.46
Va = 4.03
이것을 위의 I 값에 대입하면
= = =
따라서
= 13.37 [ mA ] = 1.84 [ mA ] = 11.84 [ mA ]
< 전압계산에는 옴의 법칙 사용 >
옴의 법칙 : , V = R x I
= x = 13.37 mA x 0.8 kΩ = 10.6 [ V ]
= x = 1.84 mA x 2.194 kΩ = 4.03 [ V ]
= x = 11.84 mA x 1.184 kΩ = 14.01 [ V ]
● 중첩의 정리
한 소스를 제거하여 (쇼트) 구한 각각 전류, 전압과 다른 한 소스를 제거하여 구한 각각 전류 전압 값들을 각각 더한것이 두 소스 모두 온전하게 두고 구한 전류,전압 값과 같다.
5. 고찰
-이번 실험은 중첩의 정리를 실험적으로 입증하는 것이었다. 이론 시간에 교수님께 익히 들은 내용이어서 가볍게 다가왔다. 하지만 중첩의 정리를 이용하는 문제나 풀 줄 알뿐 이것이 정말 성립 되는지 직접 체험하진 못했는데, 이번 계기를 통해 입증한다니 무척 설레고 기쁜 일이었다.
실험은 조금 복잡했지만 실험과정에 따라서 하니깐 그리 어려운 실험은 아니었다.
실험은 통해 중첩의 정리를 실험적으로 입증할 수 있었다.
24-1(STEP2) 과 24-2(STEP3) 의 값을 더한 것이 24-3(STEP4)의 값과 근접하게 나온다. 측정값들로 직접 계산한 Calculated Values도 이와 같음을 보여주고 있다. 이것으로서 입증이 된다. 이번 실험에서 유의 할 것은 과 의 전압극성이 반대(전류가 서로 반대방향) 이기에 중첩의 정리를 이용할 때는 전압강하 방향과 전류방향을 고려해야 한다.
중첩의 정리를 실험적으로 입증하는 좋은 시간이었고 한번 더 중첩의 원리를 되새기는 계기가 되었다.
추천자료
- 건축 의학 전기.전자 광물(돌)의 이용
- [전기전자]스티키토 만들기
- 1교시 <방사선 이론> 전기전자공학
- [예비] 전기전자실험 커패시터의 직병렬 연결
- [기초전자전기] 모터 제어 실험 보고서
- [전자전기] (결과) 기초 정전기 실험
- [전기전자회로] P-SPICE 예제
- [기초 전기전자] 전류, 전압 측정
- [전자전기설계실험 3] (결과) 다이오드 회로 Diode Circuit (Basic Circuit Analysis) : Dido...
- [전자전기설계실험 03] 06주차 (결과) 다이오드 회로 - 정류 회로 설계 (Diode Circuit &...
- [전자전기설계실험 03] 07주차 (결과) 연산 증폭기 & 다이오드 (Operational Amplifier &...
- [전기전자 기초실험] 역률 측정 실험
- [전자전기컴퓨터설계실험3] N-Channel MOSFET 전류/전압 특성 측정 결과보고서 (About MOSFET...
- [전자전기컴퓨터설계실험3] MOSFET Circuit &#8211; Basic MOSFET Circuit 결과보고서 (A...