목차
1. 목적
2.예비지식
2.1 이상적인 디지털 논리 반전기
2.2 BJT 논리 반전기
3. 준비
3.1) 논리 반전기 회로의 입출력 전압전달 특성.
3.2) 논리 반전기 회로의 입출력 전압파형
4. 실험준비물
5. 실험
5.1) 논리 반전기 회로의 입출력 전압전달 특성
5.2) 논리 반전기 회로의 입출력 전압파형
6. Pspice 실험결과
1) 실험 5.1
2) 실험 5.2
2.예비지식
2.1 이상적인 디지털 논리 반전기
2.2 BJT 논리 반전기
3. 준비
3.1) 논리 반전기 회로의 입출력 전압전달 특성.
3.2) 논리 반전기 회로의 입출력 전압파형
4. 실험준비물
5. 실험
5.1) 논리 반전기 회로의 입출력 전압전달 특성
5.2) 논리 반전기 회로의 입출력 전압파형
6. Pspice 실험결과
1) 실험 5.1
2) 실험 5.2
본문내용
1. 목적
1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.
2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.
2.예비지식
2.1 이상적인 디지털 논리 반전기
논리 반전기는 입력 신호의 논리 값을 반전시킨다. 따라서 논리 0입력에 대한 출력은 1일 것이고, 논리 1입력에 대한 출력은 논리 0일 것이다.우리는 반전기의 입-출력 전압전달 특성을 이용할 것이다.
≪ 그 림 ≫
<그림 16.2 (a) 이상적인 논리 반전기의 전압 전달 특성과 (b) 입-출력 전압 파형>
그림 16.2(a)에, 이상적인 반전기의 전압 전달 특성을 나타냈다. 그림으로부터 우리는 vI가 low level 일 때 (vIVcc/2 일 때) 출력 v0는 (0v에 가까운) low level 이라는 것을 알 수 있다. 입력전압이 Vcc/2 일 때 출력이 급격하게 전이한다는 점에 주목하기 바란다.
그림 16.2(b)는 이상적인 반전기의 입력 및 출력 전압파형을 나타낸 것이다. 이 그림으로부터 출력전압 파형이 입력 전압 파형을 반전시킨 것과 같다는 것을 알 수 있다. 반전기들은 전압-제어 스위치로 동작하는 트랜지스터들을 이용하여 실현할 수 있다.
≪ 그 림 ≫
<그림 16.3 (a)전압-=제어 스위치를 이용한 논리 반전기의 가장 간다한 실현
(b)vI가 저레벨일떄의 등가회로 (c) vI가 고레벨일떄의 등가회로>
1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.
2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.
2.예비지식
2.1 이상적인 디지털 논리 반전기
논리 반전기는 입력 신호의 논리 값을 반전시킨다. 따라서 논리 0입력에 대한 출력은 1일 것이고, 논리 1입력에 대한 출력은 논리 0일 것이다.우리는 반전기의 입-출력 전압전달 특성을 이용할 것이다.
≪ 그 림 ≫
<그림 16.2 (a) 이상적인 논리 반전기의 전압 전달 특성과 (b) 입-출력 전압 파형>
그림 16.2(a)에, 이상적인 반전기의 전압 전달 특성을 나타냈다. 그림으로부터 우리는 vI가 low level 일 때 (vI
그림 16.2(b)는 이상적인 반전기의 입력 및 출력 전압파형을 나타낸 것이다. 이 그림으로부터 출력전압 파형이 입력 전압 파형을 반전시킨 것과 같다는 것을 알 수 있다. 반전기들은 전압-제어 스위치로 동작하는 트랜지스터들을 이용하여 실현할 수 있다.
≪ 그 림 ≫
<그림 16.3 (a)전압-=제어 스위치를 이용한 논리 반전기의 가장 간다한 실현
(b)vI가 저레벨일떄의 등가회로 (c) vI가 고레벨일떄의 등가회로>
추천자료
- 디지털논리회로실험1-3
- 디지털논리회로실험1-4
- 디지털논리회로실험1-5
- 디지털논리회로실험1-7
- 디지털논리회로실험1-8
- 디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)
- [MOS][CMOS][MOS의 원리][MOS의 제조공정][CMOS의 원리][CMOS의 인터페이스][CMOS 논리계열][...
- 논리회로 - 기본 논리연산 / 부울대수,카르노 맵 간단화 / 드모르간 정리
- 논리회로 설계 - 디코더, 인코더 (Decoder, Encoder)
- 디지털논리회로 실습 보고서 - 기본 논리 게이트, 시뮬레이션
- [실험] (예비) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
- [실험] (결과) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
- 논리회로 - 부울대수, 논리게이트, 카르노맵에 관해 (Boolean Algebra Logic Gate Karnaugh M...
- 디지털논리회로-도어락(door lock) 프로젝트 (MULTISIM 회로도 포함)