디지털논리회로실험1-5

목차

1.UNIT OBJECTIVE

2.UNIT FUNDAMENTALS

3.NEW TERMS AND WORDS

4.DISCUSSION

본문내용

에 놓이면 Q와 Q-not은 high이다.
.SET와 RESET 입력에 low가 걸리면 RS flip-flop회로에서는 보수의 출력을 유발 하는 것을 금지한다.
EXERCISE 5-2 D-Type Flip-Flop
EXERCISE OBJECTIVE
D-type flip-flop의 특징을 밝힌다.
DISCUSSION
.대표적인 D-type flip-flop기호는 다음과 같다. 하나의 데이터 입력(D)과 clock 입 력(CLK) 이다.
.PR 입력은 flip-flop에서 set이고, CLR 입력은 reset이다.
.두 출력 Q와 Q-not은 보수다.
.CLR에서 low는 Q high를 reset 한다.
.PR에서 low는 Q high를 set한다.
.CLR 입력에서 작은 원과 삼각형은 데이터 입력을 활동적으로 하는 clock 신호의 negative edge를 나타낸다.
.data input은 flip-flop이 clocked되기 전이나 후에 안정되어야 한다.
.timing diagram은 data input과 output, clock 신호사이의 관계를 보여준다.
.Q는 CLK negative edge 후의 D입력과 같다. Q-not은 D와 Q의 보수이다.

키워드

디지털,   논리회로,   실험,   출력,   입력