목차
1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
본문내용
r gate는 pull-up 회로가 필요하다.
.low state에서 gate의 output은 약해진 전류이다.
.둘 또는 그 이상의 서로 연결된 output이 있는 open collector gate는 OR-TIE operation을 수행한다.
.OR-TIE 연결은 open collector gate의 사용이 요구된다.
Exercise 4-2 Transfer Characteristics of Gates
EXERCISE OBJECTIVE
Schmitt-trigger LS inverter와 standard LS의 output logic gate에서 input signal voltage level의 효과를 증명하라.
DISCUSSION
.standard inverter는 지정된 VIL과 VIH사이에서 좁은 전압 범위위로 state를 변화시킨다.
.Schmitt-trigger inverter의 출력은 지정된 VT+와 VT-에서만 state를 변화시킨다. ; VT+와 VT-사이에서의 입력 신호는 locked out이다.
.SChmitt-trigger gate는 아날로그 input waveform을 square 디지털 output waveform으 로 전환한다.
.low state에서 gate의 output은 약해진 전류이다.
.둘 또는 그 이상의 서로 연결된 output이 있는 open collector gate는 OR-TIE operation을 수행한다.
.OR-TIE 연결은 open collector gate의 사용이 요구된다.
Exercise 4-2 Transfer Characteristics of Gates
EXERCISE OBJECTIVE
Schmitt-trigger LS inverter와 standard LS의 output logic gate에서 input signal voltage level의 효과를 증명하라.
DISCUSSION
.standard inverter는 지정된 VIL과 VIH사이에서 좁은 전압 범위위로 state를 변화시킨다.
.Schmitt-trigger inverter의 출력은 지정된 VT+와 VT-에서만 state를 변화시킨다. ; VT+와 VT-사이에서의 입력 신호는 locked out이다.
.SChmitt-trigger gate는 아날로그 input waveform을 square 디지털 output waveform으 로 전환한다.
추천자료
- 디지털논리실험 예비리포트
- 가 산기(Adder) 조합 논리회로 병렬 가산기 코드 변환(Code Conversion)
- [A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
- [A+] 논리회로 실험 . D/A & A/D 컴버터 (CONVERTER) DAC & ADC 실험 사진 및 파...
- 논리회로의 간략화 결과보고서
- 디지털논리설계
- 논리회로 - 기본 논리연산 / 부울대수,카르노 맵 간단화 / 드모르간 정리
- BCD - 7세그먼트를 이해&분석 한다. - 논리회로 설계
- 논리회로실험 Basic Gates 예비
- [실험] (예비) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
- [실험] (결과) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
- 논리회로 - 부울대수, 논리게이트, 카르노맵에 관해 (Boolean Algebra Logic Gate Karnaugh M...
- 논리회로실험 - 샘플링 이론(Sampling Theorem)과 나이키스트 주파수(Nyquist Frequency) MAT...
- [전자공학 실험] 래치와 플립플롭 : SR 래치와 D 래치에 대한 논리회로를 이해하고, 각 래치...