목차
없음
본문내용
하라.
9(c)진리표
입 력
출 력
동 작
S
R
CLK
Q
0
0
0
Q
불 변
0
1
1
0
1
RESET
1
0
1
1
0
SET
1
1
1
X
X
불 법
9(d)진리표
입 력
출 력
S
R
CLK
PR
CLK
Q
0
0
0
0
0
Q
0
1
1
0
0
0
1
1
0
1
0
0
1
0
1
1
1
0
0
불 법
불 법
0 OR 1
0 OR 1
1
1
0
1
0
0 OR 1
0 OR 1
1
0
1
0
1
※ PR 에 HIGH 가 들어오면 회로는 입력 값에 상관없이 무조건 SET 이 되고, CLK 에 HIGH 가 들어오면 호로는 무조건 LOW 가 된다.
(4) 설정 시간(set-up time)을 설명하고 그림 9(f), (g)에 대하여 예상되는 입출력의 관계를 설명하라.
설정 시간이란 어떤 장치에 신호가 올라가는데 필요한 시간을 의미한다.
(f)의 신호의 출력은 입력과 동시에 출력이 나가도록 되어있지만 (g)인 경우 인터버 4개를 통과해야 하는 시간이 필요하고 인터버 4를 통과한 후에 출력이 일어나도록 설계되어 있다.(f)보다 느리게 출력이 나가도록 되어있다. 즉, 초기 출력 신호가 (g)의 것보다 늦게 발생한다.
(5) D 및 T 플립플롭이 그림 4 및 5외 진리표와 같이 동작함을 확인하라.
D 플립플롭은 “1”이 입력되면 결과 적으로 (1,0)이 입력이 된다. 즉, 출력이 HIGH가 나오게 되는 것이다. 반대로 “0”이 입력되면 (0,1)이 입력되어 출력에 LOW가 나오게 된다. T 플립플롭은 입력된 값이 연속적으로 토글(toggle)되면서 출력 값이 계속해서 HIGH 와 LOW를 반복하게 된다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립플롭의 회로를 그려라.
JK 플립플롭은 (0,0)입력인 경우 전 상태를 유지하지만 (0,1) 입력인 경우 RESET이 되고 (1,0)인 경우 SET이 된다. 그리고 (1,1)인 경우 토글되어 앞에 출력된 값의 반대 값이 출력된다.
(7) 래치(latch)에 대하여 조사하고, 래치와 플립플롭의 차이와 장단점을 설명하라.
래치란 시간적으로 변화하는레지스터및 카운터,디지털 정보를 원하는 시각에 판독하여 등록하는 동작 또는 회로이다. 래치는 대부분 D 플립플롭으로 구성되었으며 입력 정보는클록 펄스의 상승 시각에서표본화되어 입력이 되고, 다음 클록 펄스까지 그 이후의 입력에 관계없이 출력이 보존된다.
플립플롭은 클럭이라 불리는 제어 신호를 가지고 있는 것으로 래치와 차이가 있다. 클럭 신호는 플립플롭에 명령을 내려 여기 입력 신호에 따라 상태를 변화시킬 수 있도록 한다. 래치와 플립플롭에 있어서, 다음 상태는 입력 신호에 의해 결정된다. 하지만, 래치는 입력 신호가 인가되는 즉시 상태를 변화시키는 반면, 플립플롭은 상태를 바꾸기 전에 클럭 신호의 인가를 기다린다. 즉, 래치는 입력 신호에서 즉시 상태 변화가 되지만 플립플롭은 클럭 신호의 인가를 기다려야 되므로 딜레이 시간 등이 소모되는 장단점을 가지고 있다.
(8) 주종 플립플롭과 에지 트리거 플립플롭에 대하여 설명하라.
주종 플립플롭이란 두 단의 플립플롭을 연결한 것으로 앞단은 마스터, 뒷단은 슬레이브라 표현한다. 한 개의 클럭 펄스가 마스터와 슬레이브를 동시에 동작시키도록 되어있으며 슬레이브는 NOT 게이트의 성질을 가지고 있다.
에지 트리거 플립플롭이란 인터럽트가 발생(인터럽트 라인에 전기적 신호가 들어오면)하여 레벨이 상승하거나 하강 할 때 발생하는 것이다(사건이 발생할 때 상승 엣지와 하강 엣지 두 경우), 다시 말, 엣지 트리거는 어떤 특정한 일이 발생하는 \'찰나\'에만 발생하는 것이다. 디지털 회로에서 플립플롭 회로를 동작시킬 때 게이트 회로를 통한 클록 펄스의 지연 등으로 발진 현상을 일으킬 가능성이 있는 경우, 이 클록 펄스폭을 충분히 짧게 한 신호로 회로를 동작시키는 신호를 에지 트리거라 한다.
(9) 플립플롭들의 응용에 관하여 설명하라.
플립플롭이란 두 가지 상태 사이를 번갈아 하는 전자회로로서 전류가 부가되면, 현재의 반대 상태로 변하며 (“0” → “1” 등) 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고 있다. 이러한 성질들을 사용하여 여러 개의 트랜지스터를 만들 수 있고, SRAM이나 하드웨어 레지스터 등을 구성하는데 사용된다. 또한 비동기식 RS 플립플롭 비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기 등등 여러 가지로 응용하여 사용할 수 있다.
9(c)진리표
입 력
출 력
동 작
S
R
CLK
Q
0
0
0
Q
불 변
0
1
1
0
1
RESET
1
0
1
1
0
SET
1
1
1
X
X
불 법
9(d)진리표
입 력
출 력
S
R
CLK
PR
CLK
Q
0
0
0
0
0
Q
0
1
1
0
0
0
1
1
0
1
0
0
1
0
1
1
1
0
0
불 법
불 법
0 OR 1
0 OR 1
1
1
0
1
0
0 OR 1
0 OR 1
1
0
1
0
1
※ PR 에 HIGH 가 들어오면 회로는 입력 값에 상관없이 무조건 SET 이 되고, CLK 에 HIGH 가 들어오면 호로는 무조건 LOW 가 된다.
(4) 설정 시간(set-up time)을 설명하고 그림 9(f), (g)에 대하여 예상되는 입출력의 관계를 설명하라.
설정 시간이란 어떤 장치에 신호가 올라가는데 필요한 시간을 의미한다.
(f)의 신호의 출력은 입력과 동시에 출력이 나가도록 되어있지만 (g)인 경우 인터버 4개를 통과해야 하는 시간이 필요하고 인터버 4를 통과한 후에 출력이 일어나도록 설계되어 있다.(f)보다 느리게 출력이 나가도록 되어있다. 즉, 초기 출력 신호가 (g)의 것보다 늦게 발생한다.
(5) D 및 T 플립플롭이 그림 4 및 5외 진리표와 같이 동작함을 확인하라.
D 플립플롭은 “1”이 입력되면 결과 적으로 (1,0)이 입력이 된다. 즉, 출력이 HIGH가 나오게 되는 것이다. 반대로 “0”이 입력되면 (0,1)이 입력되어 출력에 LOW가 나오게 된다. T 플립플롭은 입력된 값이 연속적으로 토글(toggle)되면서 출력 값이 계속해서 HIGH 와 LOW를 반복하게 된다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립플롭의 회로를 그려라.
JK 플립플롭은 (0,0)입력인 경우 전 상태를 유지하지만 (0,1) 입력인 경우 RESET이 되고 (1,0)인 경우 SET이 된다. 그리고 (1,1)인 경우 토글되어 앞에 출력된 값의 반대 값이 출력된다.
(7) 래치(latch)에 대하여 조사하고, 래치와 플립플롭의 차이와 장단점을 설명하라.
래치란 시간적으로 변화하는레지스터및 카운터,디지털 정보를 원하는 시각에 판독하여 등록하는 동작 또는 회로이다. 래치는 대부분 D 플립플롭으로 구성되었으며 입력 정보는클록 펄스의 상승 시각에서표본화되어 입력이 되고, 다음 클록 펄스까지 그 이후의 입력에 관계없이 출력이 보존된다.
플립플롭은 클럭이라 불리는 제어 신호를 가지고 있는 것으로 래치와 차이가 있다. 클럭 신호는 플립플롭에 명령을 내려 여기 입력 신호에 따라 상태를 변화시킬 수 있도록 한다. 래치와 플립플롭에 있어서, 다음 상태는 입력 신호에 의해 결정된다. 하지만, 래치는 입력 신호가 인가되는 즉시 상태를 변화시키는 반면, 플립플롭은 상태를 바꾸기 전에 클럭 신호의 인가를 기다린다. 즉, 래치는 입력 신호에서 즉시 상태 변화가 되지만 플립플롭은 클럭 신호의 인가를 기다려야 되므로 딜레이 시간 등이 소모되는 장단점을 가지고 있다.
(8) 주종 플립플롭과 에지 트리거 플립플롭에 대하여 설명하라.
주종 플립플롭이란 두 단의 플립플롭을 연결한 것으로 앞단은 마스터, 뒷단은 슬레이브라 표현한다. 한 개의 클럭 펄스가 마스터와 슬레이브를 동시에 동작시키도록 되어있으며 슬레이브는 NOT 게이트의 성질을 가지고 있다.
에지 트리거 플립플롭이란 인터럽트가 발생(인터럽트 라인에 전기적 신호가 들어오면)하여 레벨이 상승하거나 하강 할 때 발생하는 것이다(사건이 발생할 때 상승 엣지와 하강 엣지 두 경우), 다시 말, 엣지 트리거는 어떤 특정한 일이 발생하는 \'찰나\'에만 발생하는 것이다. 디지털 회로에서 플립플롭 회로를 동작시킬 때 게이트 회로를 통한 클록 펄스의 지연 등으로 발진 현상을 일으킬 가능성이 있는 경우, 이 클록 펄스폭을 충분히 짧게 한 신호로 회로를 동작시키는 신호를 에지 트리거라 한다.
(9) 플립플롭들의 응용에 관하여 설명하라.
플립플롭이란 두 가지 상태 사이를 번갈아 하는 전자회로로서 전류가 부가되면, 현재의 반대 상태로 변하며 (“0” → “1” 등) 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고 있다. 이러한 성질들을 사용하여 여러 개의 트랜지스터를 만들 수 있고, SRAM이나 하드웨어 레지스터 등을 구성하는데 사용된다. 또한 비동기식 RS 플립플롭 비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기 등등 여러 가지로 응용하여 사용할 수 있다.
추천자료
쌍안정 멀티바이브레이터
전압제어 발진기 회로 예비
555 timer로 구성한 회로에 관한 실험
비교기 회로 동작
설계중심의 디지털공학실험(인터비전)의 예비,결과 보고서입니다.(1장~9장)
전자회로실험 - 10 에미터 플로워(컬렉터 공통 증폭기).hwp
[디지털 논리]비동기 계수회로
[논리회로실험] 실험5. Integrated-Circuit Timers 예비보고서
[논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서
40.슈미트_트리거(예비)
전자회로실험 보고서 실험 오실로스코프
피스파이스 (Pspice) 를 이용한 모든 기본 전자회로 구현과 분석
시프트 레지스터(Shift Register) & 카운터(Counter)
최신디지털공학실험 제10판 실험7 부울 법칙과 드모르간의 정리 : 부울 대수의 여러 법칙들 ...
소개글