목차
1. 실험 제목
2. 실험 목표
3. 실험 준비물
4. 관련 이론
5. ALTERA로 구현한 CLOCK발생기
6. 초시계
7. 결과
2. 실험 목표
3. 실험 준비물
4. 관련 이론
5. ALTERA로 구현한 CLOCK발생기
6. 초시계
7. 결과
본문내용
통과하여 출력단자에 출력되는 것을 결정하게 된다
3) 디멀티플렉서
[1×4 디멀티플렉서(Demultiplexer)]
- 디 멀티플렉서(Demultiplexer)는 하나의 입력을 받아들여서 여러 개의 출력으로 분배 한다. 디 멀티플렉서는 디코더(복호기)와 밀접한 관계가 있다.
[디 멀티플렉서] [진리표]
5. ALTERA로 구현한 CLOCK발생기
회 로 도
symbol
6. 초시계
회 로 도
7. 결과 및 고찰
1) CLOCK 발생기
회 로 도
symbol
=> 카운터기를 이용하여 클럭 발생기를 만들었다. 10hz를 입력하여 1hz가 나오겠금 회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최하위 비트이고 QD는 최상위비트이다. 0부터 9까지 수를 세면 로드에 의해 다시 신호가 0으로 바뀐다. 그러고 in10hz가 클럭이 10번 바뀌면 1번이 0.1초니까 최상위 비트를 뽑아낸 out1hz가 0 0 0 0 0 0 0 0 1 1 의 주기로 클럭이 1번 바뀌게 되니까 0.1초를 10번 합한 1초가 된다.그런데 NOT게이트가 붙게 되어서 1 1 1 1 1 1 1 1 0 0이 된다.
2) 초시계
회 로 도
타 이 밍 도
=> out1hz로부터 받은 클럭을 이용하여 일의 자리 수를 카운터기를 이용하여 세기 시작한다. 그래서 0부터 9까지 수를 세게되고 9가 되면 NAND게이트를 통하여 로드가 동작하여 0부터 다시 수를 세게 된다. 또한 십의 자리 수는 NAND게이트에서 로드로 이어지는 중간점으로부터 클럭을 받아서 수를 세게 된다. 그러면 초시계가 완성된다.
3) 디멀티플렉서
[1×4 디멀티플렉서(Demultiplexer)]
- 디 멀티플렉서(Demultiplexer)는 하나의 입력을 받아들여서 여러 개의 출력으로 분배 한다. 디 멀티플렉서는 디코더(복호기)와 밀접한 관계가 있다.
[디 멀티플렉서] [진리표]
5. ALTERA로 구현한 CLOCK발생기
회 로 도
symbol
6. 초시계
회 로 도
7. 결과 및 고찰
1) CLOCK 발생기
회 로 도
symbol
=> 카운터기를 이용하여 클럭 발생기를 만들었다. 10hz를 입력하여 1hz가 나오겠금 회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최하위 비트이고 QD는 최상위비트이다. 0부터 9까지 수를 세면 로드에 의해 다시 신호가 0으로 바뀐다. 그러고 in10hz가 클럭이 10번 바뀌면 1번이 0.1초니까 최상위 비트를 뽑아낸 out1hz가 0 0 0 0 0 0 0 0 1 1 의 주기로 클럭이 1번 바뀌게 되니까 0.1초를 10번 합한 1초가 된다.그런데 NOT게이트가 붙게 되어서 1 1 1 1 1 1 1 1 0 0이 된다.
2) 초시계
회 로 도
타 이 밍 도
=> out1hz로부터 받은 클럭을 이용하여 일의 자리 수를 카운터기를 이용하여 세기 시작한다. 그래서 0부터 9까지 수를 세게되고 9가 되면 NAND게이트를 통하여 로드가 동작하여 0부터 다시 수를 세게 된다. 또한 십의 자리 수는 NAND게이트에서 로드로 이어지는 중간점으로부터 클럭을 받아서 수를 세게 된다. 그러면 초시계가 완성된다.
소개글