03 필터회로 설계 (결과레포트)

소개글

03 필터회로 설계 (결과레포트)에 대한 보고서 자료입니다.

목차

<설계3 결과보고서>
필터회로 설계


실험1. LPF 특성 설계 회로
실험2. Damping Factor를 고려한 LPF 설계
실험3. HPF 특성 설계 회로
<실험고찰>

본문내용

그림 3-2회로를 설계하고 입력주파수 100Hz, 2Vpp 전압을 가한다.
차단주파수가 10kHz가 되도록 R , C를 설정하여야 하는데 우리는 처음에 R을 각각 3.3k옴으로 설정하고 C를 각각 0.0047u로 설정하여 실험을 하였다. 하지만 실험을 해보니 오차범위가 너무 크게 나와서 조교님이 알려 주신대로 R1, R2를 3.5K로 수정해서 하였더니 오차10%의 결과 값을 얻을 수 있었다.
- 위의 회로에서 입력주파수를 바꿔가며 입력전압, 출력전압을 측정한 후 다음의 표를 완성했다.
입력주파수
(Hz)
입력전압
(Vin)
출력전압
(Vout)
전압이득
(Av=Vo/Vi)
dB 이득
(20logAv)
15000
1.06v
1.38v
1.304
2.28
10000
1.04v
1.18v
1.13
1.06
5000
1.06v
0.52v
0.49
-6.20
4000
1.06v
0.38v
0.36
-8.87
3000
1.06v
0.24v
0.23
-12.77
2000
1.04v
0.12v
0.12
-17.08
1500
1.04v
0.08v
0.08
-21.94
1000
1.04v
0.06v
0.06
-24.44
800
1.04v
0.04v
0.04
-27.96
600
1.04v
0.04v
0.04
-27.96
400
1.04v
0.04v
0.04
-27.96
- 위의 표에서 높은 주파수에선 출력전압이 입력전압의 약 1.3배 증폭되는 것을 확인할 수 있었다.
하지만 약 1400Hz가 되는 순간부터 일정하던 출력전압 값이 떨어지기 시작했고, 주파수가 저역으로 가면 갈수록 증폭도가 계속 줄어들었다.
왼쪽의 그림은 HPF 회로를 PSpice로
시뮬레이션 해본 결과이다.
차단주파수는 출력전압이 최대출력전압의 3dB (0.707배) 되는 순간의 주파수를 말한다.
실험을 통해 고역차단주파수(9115Hz)와 증폭기의 이득(1.304Av)을 알 수 있었다.
- 위의 사진은 높은 주파수(약1.5kHz), 전압이득이 떨어지는 순간(약1.4kHz), 차단주파수(약9000Hz)일 때의 입출력전압 파형을 찍은 것이다. 첫 번째 사진에서는 그래프 증폭도 크기차이가 1.3배정도 있고, 두 번째 사진에서 그래프 증폭차이가 줄어들기 시작하면서 세 번째 사진에서는 두 그래프의 증폭이 거의 비슷해진 것을 확인할 수 있다.
- 따라서 우리는 실험3을 통해 HPF 원리를 알고 이해할 수 있었다.
HPF는 입력에 포함된 다양한 크기의 주파수 신호 중 차단 주파수보다 높은 신호는 출력으로 전달하며 작은 신호는 통과하지 못하도록 하는 회로이다.
<실험고찰>
- 이번 실험을 통해 LPF와 HPF의 정확한 의미를 다시한번 알게되었고, 이상적인 계산값과는 달리 실제 측정에서는 Damping Factor 에 의한 차이가 있음을 알게되었다. 뿐만아니라 계산값과 실제 측정값에서는 꽤 큰 오차가 나타난 실험도 많았는데 이러한 오차에 대한 원인규명을 하지 못 한 것이 아쉽다. 처음했던 설계 실험인데 생각보다 쉽지않았던 실험이여서 앞으로 있을 실험에 임하는 각오를 다지기에도 좋았던 실험이였다.

키워드

필터회로,   LPF 특성 설계 회로,   Damping Factor를 고려한 LPF 설계 ,   HPF 특성 설계 회로