[아날로그 및 디지털 회로 설계 실습] 07. 위상 제어 루프(PLL) (예비)

소개글

[아날로그 및 디지털 회로 설계 실습] 07. 위상 제어 루프(PLL) (예비)에 대한 보고서 자료입니다.

목차

예비 레포트 7장.hwp…………………………………10p


아날로그 및 디지털 회로 설계 실습
-예비레포트-
7. 위상 제어 루프(PLL)

1. 실습목적
2. 설계실습 계획서




퀀텀닷 디스플레이.hwp…………………………………2p

<퀀텀닷 디스플레이>
<느낀점>

본문내용

1. 실습목적
위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.

2. 설계실습 계획서
7-3-1 위상제어루프의 용도
이론부의 위상제어루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.
▶ PLL은 세가지 요소를 가진다. 첫째로 위상 검출기(PD)를 가지는데 발진기의 입력과 출력 파형의 위상을 비교하여 그 차이에 해당하는 파형을 출력해준다. 두 번째는 루프 필터인데 위상검출기에서 검출된 신호는 저항 R과 C로 구성된 Low pass Filter를 통과하면서 직류에 가까운 전압으로 변환된다. 이 루프 필터의 폴 값은 위상 고정루프의 응답특성을 결정한다. 세 번째는 가변발진기로 이것은 제어신호의 크기에 따라 출력되는 주파수가 변하는 발진회로이다. 일반적으로 제어신호로써 전압을 사용하므로, 전압제어 발진기로 불린다. 실제 사용되는 분야는 RF에서 주파수를 고정하거나 튜닝을 하는 역할을 하며, 디지털 클럭의 시작과 끝을 동기화 시켜주는 역할을 한다.


7-3-2 Datasheet
사용되는 소자(UA741, 2N3904)의 Datasheet를 참조하여, 필요한 전기적 특성을 체크한다.
(동작 전압 값, 각 핀들의 역할, 응답속도등 필요하다고 생각되는 Data를 정리한다.)
< UA741 >

　　≪ 표 - 그림 파일 ≫

키워드

아날로그 및 디지털 회로 설계 실습,   중앙대,   3-2,   족보,   레포트,   아날로그,   디지털,   실습,   PLL,   위상 제어 루프