디코더 설계

소개글

디코더 설계에 대한 보고서 자료입니다.

목차

1. 3:8 Decoder Verilog code 설계 및 구현
2. Testbench 설계
3. Simulation 결과
4. Genesys board 동작 확인

본문내용

위의 값과 시뮬레이션 값이 일치.
입력
출력
sw0
sw1
sw2
LD0
LD1
LD2
LD3
LD4
LD5
LD6
LD7
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
4. Genesys board 동작 확인
그림 2. Board 동작. 입력:0001_1111 그림 2. Board 동작. 입력:0000_0001
그림 2. Board 동작. 입력:0000_0011
입 력
출 력
A
B
C
F
0
0
0
Y0
0
0
1
Y1
0
1
1
Y3

키워드

디코더 설계,   Decoder Verilog code ,   1. 설계 및 구현