|
설계되었기 때문이다.
그에 비해 Booth algorithm의 동작원리를 살펴보면 연속된 1이 0에 의해 둘러싸인 곱할 수를 생각하여 보자.
M x (00011110) = M x (24+23+22+21) = M x (16+8+4+2)
= M x (30)
따라서 (M x 24)+ (M x 23)+ (M x 22)+ (M x 21) 을 이용하여 곱셈을 할 수
|
|
|
설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2. 목적
|
|
|
곱셈기를 설계하였다.
Evaluation
ALU와 Booth 곱셈기를 설계하였다. 가감산기와는 달리 연산 자체를 하나하나 지정해준 것은 아니고 +, -등 연산자를 이용하여 할 수 있었으며 C와 비슷한 if, case등 조건문을 사용하여 C에 익숙한 덕분에 크게 어려움
|
|
|
1. 제목: 고속 동작 곱셈기 설계
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지한다. 또한 VHDL을 이용한 곱셈기 설계를
|
|
|
설계 주제 : BCD to Binary 구현
1. 지금까지 설계한 덧셈기, 뺄셈기, 곱셈기, 나눗셈 연산기에 BCD-to-Binary 회로를 추가하여 signed-BCD 입력, Sign & magnitude binary 출력의 연산기를 구현한다.(그림)
( 4칙 연산 모두 양/음 계산이 가능 해야 한다. )
2. 입력
|
|
 |
곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길렀습니다. 또한 SoC설계 과목을 수강하며 쌓은 SoC Bus 프로토콜에 대한 이해를 바탕으로 C 및 Assembly 언어를 이용한 자율주행용 SoC 설계 프로젝트를 진행
|
|
 |
곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길렀습니다. 또한 SoC설계 과목을 수강하며 쌓은 SoC Bus 프로토콜에 대한 이해를 바탕으로 C 및 Assembly 언어를 이용한 자율주행용 SoC 설계 프로젝트를 진행
|
|
메뉴펼치기
