|
계수기가 더 복잡한 것을 알 수 있다. ● 실험원리
○ 동기식 카운터와 비동기식 카운터의 차이
○ 비동기식 계수기 (asynchronous counter)
● 가상실험
● 예비보고서
● 동기식 계수기
● 가상실험
● 결과 보고서
○ 비동기 계
|
|
|
. 예비보고서 및 결과보고서가 같이 들어 있습니다.
1.Logic gates
2.Logic gates-TTL gates와 deMorgan의 법칙
3. RS-Latch 및 D-LAtch
4.JK flip-flop
5.Shift Register
6. 이진계수기
7. 십진계수기
8. Decoder와 Encoder
9. 덧셈회로(Adder)
10.OP AMP
|
|
|
계수기는 twist-around 된 입력방식 때문에 기본 ring 계수기에 비해 2배의 상태를 표현하게 된다.
<그림14-3> 4비트 Johnson 계수기
예비 보고서
1. JK F/F을 이용한 동기식 감산 16진 카운터를 설계하고 각 지점의 파형을 도시하라.
2. 리플 캐리 감
|
|
|
negative edge trigger 이기 때문이다. 그러므로 회로를 설계할때 up counter을 만들고 싶으면 앞단의 Q값을 다음단의 clock로 입력해주면 되고 down counter을 만들려면 값을 clock에 연결해주면 된다. 실험목적
실험준비물
예비과제
설계 및 고찰
|
|
|
예비 보고서를 쓰며 직접 실험하지 못했던 실험들도 미리 공부하고 결과 값을 예상할 수 있었습니다. 만약 7번 이후의 실험을 했더라면, up/down-counter들과 감산 및 가산 계수에 대한 동작을 확인해 볼 수 있었을 것입니다. 실험목적
실험 (
|
|
메뉴펼치기
