|
전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
반감산기
정의
반감산기(HS : half subtracter)는 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(difference:D)와 자리 빌림수(borrow:Bo)를 출력하는 논리연산회로이다.
(A는 피 감수이고 B는 감수이다.) 반감산기
전감산기
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2006.07.26
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전감산기의 원리 이해한다.
2. 감산기의 동작을 실험을 통하여 확인한다.
[기본이론]
1. 반감산기(Half Subtractor)
그림 5.1에서 보는 바와 같이 A-B를 수행하는 경우는 앞자리에서 1을 빌려온 (자리내림, borrow) 다음 B를 감한 차(difference)는 1이 됨을
|
- 페이지 7페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전감산기를 만드는 방법도 알았고 그러한 가산기와 감산기를 통해 여러 이진수의 합과 차를 구할 수 있었다. 또 처음 입력캐리를 주는 방식으로 가산기와 감산기를 판별하여 가,감산기를 함께 구현하는 4비트 가산기-감산기를 통해서 더 다양
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1. 목표
2. 이론
1)반가산기
2)전가산기
3)이진병렬가산기
4)반감산기
5)전감산기
6)가감산기
|
- 페이지 4페이지
- 가격 800원
- 등록일 2004.11.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|