|
캐패시턴스의 영향
여기서는 결합 캐패시턴스가 매우 크다고 가정하고 바이패스 캐패시턴스가 미치는 영향을 살펴본다.이때 CE 증폭기모델은 그림과 같이된다.
=
=
=
, ,
,Rt=Rs+rx+rπ
3. 실험 과정
(1) 그림과 같은 회로를 구성하라(VCC +15V)
(2) 출력
|
|
|
증폭단(공통 베이스)의 전압 이득은 Av2 = Rc / re
전체이득은 Avt = Av1Av2
정압 이득이 -1인 CE 증폭단은 CB 증폭단의 입력 임피던스보다 입력 임피더스를 훨씬 더 크게 한다. 전압 이득이 -1에 불과 하므로 밀러 효과 입력 캐패시턴스는 아주작게 된
|
|
|
증폭 작용을 할 수 있다.
VB < VE -0.7 이면 그전에 도통 상태 이였어도 통전 되지 않는다.
(기생 전류, 누설전류, 기생 캐패시턴스 무시)
코일에 의한 증폭은 교류에 한하여 1차측 코일을 감은 횟수와 1차측 코일 감은 횟수에 비례하여 전압이
|
|
|
증폭기 회로이다. 양쪽을 통해 전류가 나뉘어 지는데, 정현파의 윗부분은 위쪽 회로를 통해, 아fot부분은 아래쪽 회로를 통해 전달되어 트랜지스터를 통과해 다시 합쳐진다.
4. 대역폭
Bandwidth (HIGH 3dB -> 내부캐패시턴스)
Low 3dB frequency
{ 1} over
|
|
|
캐패시턴스에 직렬로 구성된다.
--------------------------------------------(17.11)
그림 17-11(d)에서 임계주파수 는 다음과 같이 결정되며 이다.
--------(17.12)
그림 17-11 고주파 출력 RC 회로의 전개
④ 증폭기의 전체 고주파 응답
지금까지 결정된 2개의 RC 회
|
|
메뉴펼치기
