|
입력데이터가 없으면 출력 쪽으로 FIFO-Empty신호가 발생하여 더 읽는 것을 방지한다. Ⅰ. 캐시 메모리가 연산속도에 미치는 영향
Ⅱ. 중앙 처리 장치(CPU)가 연산속도에 미치는 영향
Ⅲ. RAM(Random Access Memory)가 연산속도에 미치는 영향
|
|
|
RAM)
- DRAM의 동작에 따른 분류
● ROM (Read Only Memory)
- ROM의 종류
6. Memory의 동작원리
1) Address bus와 Address
2) 메모리 내부 동작
3) 대기상태 (Wait State)
4) 메모리 타이밍
5) FIFO(First-in-First-Out)
6) 패리티와 ECC
7) 캐시 메모리
8) 고속 메모리
|
|
|
캐시 메모리(Cache Memory)
중앙 처리 장치(CPU)와 상대적으로 느린 주기억장치 사이에서 두 장치 간의 데이터 접근 속도를 완충해 주기 위해 사용되는 고속의 기억장치 이다.
메모리는 계층적 구조를 가지고 있다.
데이터를 빠르게 읽
|
|
|
메모리 예를 들면 컴퓨터의 캐시 메모리로 사용된다.
-SDRAM (Synchronous Dynamic Random Access Memory)
SDRAM은 DRAM에서 제어장치 입력을 클럭펄스와 동시에 일어나도록 발전 된 것이다. 즉 한번에 하나의 멍령어나 한 워드의 데이터만 주고 받을 수 있는
|
|
|
스, 32비트 폭의 EISA 버스, MCA 버스 등이 있다. 이들 버스와는 별도로 i486 이상의 높은 주파수로 동작하는 고속의 CPU와 고속으로 동작하는 장치 사이에 직접 대용량의 데이터를 전달하는 32비트 또는 64비트 폭의 버스를 로컬 버스라고 한다. 널
|
|
 |
메모리 분야의 새로운 강자로 떠오를 가능성이 크다고 할 수 있다.
Ⅳ. 참고문헌
Chen, Y. et al., "An Access-Transistor-Free(0T/1R) Non-volatile Resistance Random Access Memory(PRAM) Using a Novel Threshold Switching, Self-Rectifying Chalcogenide Device". 2003 IEDM Technical Digest, 2004
박
|
|
|
MEMORY 영역을 자유롭게 READ/WRITE 할 수 있다. 1. 서론 -----------------
1.1. 동기 및 개요 -----------------
1.2. 목적 -----------------
1.3. 새로운 시스템 -----------------
2. 본론 -----------------
2.1 기본 원리 및 구성 -----------------
2.2 AVR의 특성 ---------------
|
|
 |
설계 및 관련 문제 풀이
3)ARM에서 캐쉬메모리의 존재 유무에 따른 FOR문 속도비교(스텝별)
토론면접
-개인의료정보의 보험사에 대한 제공 여부
(찬성:보험사기예방, 반대:개인인권침해)
d인성: 면접은 대체로 평이, 압박 없음.
|
|
메뉴펼치기
