|
실험 보고서
1. 실험 제목 : Quartus 설치, 4비트 덧셈기
2. 실험 목표
모의실험의 중요성을 이해하자.
빠른 설계, 빠른 검증
Quartus 설치방법과 사용법을 익히고 4비트 덧셈기를 구현하자.
3. 관련 이론
Altera simulation tool의 사용방법
MAX+PLUSⅡ
|
|
|
Binary Sum에 아무것도 더하지 않고, 출력 캐리가 1일 때는 2진수 0110을 4비트 하위 덧셈기를 이용하여 Binary Sum에 더한다. 하위 덧셈기에서 생성된 출력 캐리는 이미 출력 캐리단에서 정보를 제공했기 때문에 무시할 수 있다. n개의 10진수를 더하
|
|
|
덧셈기의 최하위 비트에 나타나고 많은 전덧셈기를 통해서 최상위 비트로 전파되는 것이 마치 연못에 떨어진 조약돌이 잔물결을 일으키는 것과 같아서 병렬 덧셈기를 리플캐리 덧셈기(ripple carry adder)라고 한다.
4개의 전덧셈기로 4비트 리플
|
|
|
4비트 가산기를 사용하여 BCD 가산기를 구성하시오.
회로를 구성하면 다음과 같다.
[예비실험 2.2] 다음 덧셈을 실행하여 결과를 측정하시오.
0011 + 0110 = ? 0111 + 0110 = ?
위의 회로에 값을 입력하여 Simulation 해보면 다음과 같다.
[예비실험 2.3] 다음
|
|
메뉴펼치기
