|
bit full adder, adder_package, 4 bit full adder 이다. 1 bit full adder는 주어진 truth table에 따라 계산하여 1차 과제 때처럼 설계하면 되었다. 이번 과제에서는 package를 사용하였는데 이 것은 c 언어에서 함수를 사용하는 것과 매우 비슷하다고 느꼈다. 자주
|
|
|
결과>
위와 같이 구성을 했지만 실제 실험에서 사용하는 칩을 찾아보니 74164(8bit 쉬프트 레지스터)가 시리얼 입력을 받는 칩이었고 7495(4bit 쉬프트 레지스터)또한 위의 회로도에서 사용하지 않은 칩이었다.
실험에 맞추기 위해서 다시 짜기
|
|
|
P ( D(2), Clock, Preset, Clear, Q(2), notQ(2));
stage3:dflipflop2 PORT MAP ( D(3), Clock, Preset, Clear, Q(3), notQ(3));
END Behavior;
6. 결과 및 분석
<1 bit D flip flop의 compile report>
<4 bit D flip flop의 compile report>
<4 bit d flipflop waveform simulation summary>
위의 결과
|
|
|
XOR 게이트
가. NAND 게이트 실험
나. NOR 게이트 실험
다. XOR 게이트 실험
라. NAND 게이트와 NOR 게이트 결합 실험
4. Flip- Flop
가. RC Flip-Flop
나. D Flip-Flop
다. JK Flip-Flop
5. 가산기
가. 반가산기
나. 전가산기
다. 2-bit 병렬 가산기 실험
|
|
|
4LS73 JK 플립플롭
≪ 그 림 ≫ 9장 예비 레포트.hwp………………………………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp………………
|
|
 |
4 절 디지털 비즈니스 환경에서의 새로운 비즈니스 모델
III. 전자부품 산업의 IT화 현황
제 1 절 전자부품 산업의 IT화 현황
제 2 절 우리나라 전자부품기업 S社의 IT화 현황
IV. 주요 e-Transformation 성공 기업의 사례 분석
제 1 절 분
|
|
|
Flip-Chip Bonder
셋째 신규 공법 및 다양한 공정개선 경험을 가지고 있습니다.
① 공법 개선 ② 신규 공법 및 장비 Set up ③ Max. Capa.활동 ④ CI활동
넷째 3D 제품 Modeling 교육을 이수하여 3D 제품설계 및 2D 도면화작업이 가능합니다.
위에 4개
|
|
 |
d appreciate it if you E-mail me or call me
at 019-365-8120. Thanks alot.
Respectfully yours. 1. 자기소개서 작성 시 유의사항
2. 자기소개서 작성 시 주의할 점
3. 자기소개서 활용 예문
1) 서비스
2) 인물, 인재
3) 젊음
4) 정복
5) 태도, 몸가짐
6)
|
|
 |
4. 영화관람하기
5. 콘서트/스포츠 관람
6. 악기연주하기/음악감상하기
7. 혼자/같이 노래하기
8. 운동하기(야구/농구/축구)
9. 여행하기(국내/해외)
10. 계절
11. 기술
12. 시골생활
13. 관세통과(해외여행 중)
14. 물품구매(롤플레잉)
15. 치과
|
|
 |
D램과 낸드플래시의 차이점은 무엇인가?
39
pmic 전압이 떨어지는데 무슨 원인이라고 생각하는지?
40
마진과 여러 메모리 특성을 주고 이때의 cross-point bit 수를 계산 할 수 있겠는가?
41
우리 회사가 현재 차세대 메모리 개발로써 가고 있는 방향
|
|
 |
d call really close friends? (정말 가까운 친구라고 할 수 있는 사람이 있습니까?)
② Would you say you have a lot of friends, or just a few? (친구가 많은 편입니까, 아니면 적은 편입니까?)
(10) 입사 후의 희망
① If you enter this company, what department do you like to work i
|
|
메뉴펼치기
