|
코딩 게이트만 사용한다.
ⅳ) BCD/7-Segment Decoder
입력된 BCD코드를 디코딩 하여 7-Segment Display 소자를 구동시키는 출력을 내보냄으로써 입력에 해당하는 10진 숫자가 표시될 수 있도록 한다.
ⅴ) 74LS47 BCD/7-Segment Decoder
BCD 입력을 디코딩하여 7-Segment
|
|
|
세 번째 실습은 함수 F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15)를 이해하고 이를 VHDL로 알고리즘을 짜 8 to 1 MUX를 이용한 회로와 4 to 16 Decoder를 이용한 회로로 나타내는 것이다. 이 때 각 회로에는 En이 인풋으로 포함된다. MUX와 Decoder의 구조를 이해하여
|
|
|
decoder에서 고려되어야 할 opcode는 opcode[6:5]가 모두 10인 특징이 있음을 알 수 있다.
이 모듈은 앞에서 구현한 address generator의 모듈과 비교하였을 때, output이 두 개이므로 각 과정을 두 번 거치도록 구현하였을 뿐, 구현 방법 자체는 아무런 차이
|
|
|
decoder에서 고려되어야 할 opcode는 opcode[6:5]가 모두 10인 특징이 있음을 알 수 있다.
실험을 대비하여 모듈을 직접 코딩해보았다.
모듈 구현은 address generator decoder와 동일한 방식으로 이루어졌다. ① Address Generator Decoder
② Branch Handler / PC Calcu
|
|
|
Decoder
10진숫자
ABCD
0
1
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
디코더(Decoder)는 2진부호, BCD부호, 기타 여러 가지 부호들을 부호가 없는 형태로 바꾸는 회로이다. 흔히 사용하는 예로는 계산기에 있어서 연산회로로부터 나오는 BCD부호
|
|
 |
decoder
<표4-2. Verilog decoder>
module hamm_dec(in,out,reset);
input[11:0] in;
output[7:0] out;
input reset;
reg[7:0] out;
reg r1, r2, r4, r8;
reg [3:0] r;
reg[11:0] IN;
integer i, j;
always@(in or reset) begin
if(reset)
out=0;
else begin
// Parity-bit를 비교하여 오류가 발생한 자리를 구함
r1=
|
|
|
송되면 이를 처리하기 위한 블록이 필요하게 되며 신호 파형은 그림 12와 같다. 직렬데이터는 병렬데이터와는 달리 이를 위한 카운터가 필요하다. WR(active 'L')신호가 인가되면 DATA_Decoder에 의해 직렬데이터를 처리하게 된다.
데이터가 전송되면
|
|
|
decoder 초기화 루틴
영상데이터를 받아왔을때 수행해야 하므로 socket 클래스에서 초기화 시켰고 그러기 위해 소켓 생성자인 CConfSocket::CConfSocket()에 구현하였다.
InitH263Decoder();
9) H.263의 decode루틴
패킷(영상데이터)를 받아왔을대 호출되는 함
|
|
 |
디코더를 구현해 보기 위해 몇 날 며칠을 컴퓨터와 같이 동고동락을 한 적도 있습니다. 1. 성장과정 / 성격의 장?단점 - [지구가 폭발하여도 살아 남는 아이] / [시작과 끝을 반드시 만들어가는 강한 추진력]
2. 자신의 일생 중 가장 큰 영향
|
|
 |
담당 교수
프로젝트 명칭
2학년 2학기
디지털회로실험설계 /
이 진 교수님
로또 번호 발생기
주요 내용
◎ 목 적 : 7-Segment와 7-Segment 디코더를 이용한 번호발생회로 구현
◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력하
|
|
메뉴펼치기
