|
Layout
A. The number of transistor
B. The size of entire layout
C. Layout capture
D. Extraction netlist
6. Performance
A. Error factor(fixed) / Capture
B. H-spice simulation wave result of layout extraction
C. Conclusion
7. Attaced file list
A. Layout data file (모든 mag
|
|
|
되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthesis)
2.4 공정(Fabrication)
2.5 테스트(Test)
|
|
|
Layout for the dual pump module >
또한, 내부의 각 모듈(module)과 부품들이 보다 밀집되어 제작될 수 있는가 하는 것은 히트파이프가 이러한 조건에서 각 부품의 온도환경을 보장하여 통상 10년 동안의 장기 작동시의 안정성과 신뢰성을 유지해 줄 수
|
|
|
Layout for the dual pump module >
또한, 내부의 각 모듈(module)과 부품들이 보다 밀집되어 제작될 수 있는가 하는 것은 히트파이프가 이러한 조건에서 각 부품의 온도환경을 보장하여 통상 10년 동안의 장기 작동시의 안정성과 신뢰성을 유지해 줄 수
|
|
|
FD1 Function Analysis
클럭펄스(CP) 에지트리거모드 -> 상승시점에 값이 바뀜
입력(D)의 값을 그대로 출력(Q), 반대로 출력(QN)
FD1 Layout(before modify)
<단 점>
1. N-well이 들어가는
Pmos영역이 통일안됨
2. 메탈1, 2선 남발, 복잡
<결 과>
IRS
|
|
메뉴펼치기
