|
오류를 해결할 수 없었다. 실험 시간에 다루었던 범위의 내용과 실력으로는 수정하기 어려운 내용이리라는 것을 추측하는 것만이 가능할 뿐, 수정이 불가능했다. ① Execution Combination Top의 시뮬레이션 결과
① Execution Combination Top의 구현
|
- 페이지 4페이지
- 가격 1,700원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
예비보고서 작성시에는 수정하지 못하였다.
따라서 위의 모듈에서 사용된 branch handler이 수정되어야 정확한 모듈이 완성된다.
기타 input 및 output에 대한 설명은, 모듈 내 주석의 내용과 같다. ① Data Mapping Unit
② Execution Combination Top
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Top
Memory Top 모듈의 input과 output을 정리하면 다음과 같다.
input
clk (1)
clock
reset (1)
negative reset
em_ctrl_word (15)
execution 단에서 넘겨주는 control word
em_sel_addr (1)
dmem controller의 input address를 선택
em_sign_ext (1)
dmem controller의 sign extend 신호
em_mem_
|
- 페이지 3페이지
- 가격 800원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
없었다는 점이다. 때문에 비슷한 항목인 em_sig_stop에 insert breakpoint를 설정한 다음 시뮬레이션을 진행하였는데, 이 것이 오류의 다른 원인이라는 추측 또한 가능하다. ① Memory Top의 시뮬레이션 결과
① Memory Top의 설계
② Writeback의 설계
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Verilog-HDL.va)
│
│Verilog-AMS.vams
│
│(Verilog-A.v)
│
─────────────
-. 엔지니어들이 Verilogams 를 사용하려는 이유
1.모델링
2.테스트벤치
3.빠른 시뮬레이션
4.Mixed-signal System 증명
5.Top-down 설계
┃VerilogAMS 소개 - 1 (nod
|
- 페이지 29페이지
- 가격 2,000원
- 등록일 2011.05.21
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|