주기억장치 구조

본문내용

는 시간에 그 블록을 프로세서로 보내는 시간이 더한 시간
상위계층의 적중시간은 작고 빠른 메모리를 사용하여 만들어졌기 때문에 실패손실의 중요한 부분을 차지하는 하위계층 접근시간 보다 매우 적음
적중율이 충분히 크면 메모리 계층은 최상위 계층의 접근 속도와 비슷한 빠른 속도와 가장 하위 계층의 메모리 크기와 비슷한 큰 크기를 가진 것처럼 동작할 수 있음

키워드

주기억장치 구조,   SRAM,   DRAM