Altera(quaturs2 4.1sp2) FPGA 를 이용한 디지털 시계 구성

소개글

Altera(quaturs2 4.1sp2) FPGA 를 이용한 디지털 시계 구성에 대한 보고서 자료입니다.

본문내용

1. 실험목표
· 디지털 시계 구현을 통해 디지털 시스템 설계능력을 배양하자.
2. 모의 실험
《Circuit diagram》
《Second, minute Count》
※60초 60분이므로 일의 자리는 0~9까지며 십의 자리는 0~5까지 카운트하여야 하므로 각각 10과 6을 디텍트하여 다음 자리로 보내지며 그 숫자까지 세면 리셋하여 새로 카운트를 한다.
《Hour Count》
※시간을 12시간으로 나누어 표시하였다. 덧셈기의 원리를 이용하였으며 캐리를 이용하여 AM, PM에 연결하여 LED로 표시를 하였다.

해당자료는 한글2002나 워디안 자료로 한글97에서는 확인하실 수 없으십니다.

키워드

Altera,   디지털 시계,   시계