순차논리(Sequential logic) - Latch & Flip-Flop

소개글

순차논리(Sequential logic) - Latch & Flip-Flop에 대한 보고서 자료입니다.

목차

가. 실험목표
나. 실험장비
다. 기본이론
라. 실험과정
마. 고찰

본문내용

통 클럭에 의해 트리거될 때, 래치의 출력이 직접적으로나 조합논리를 지나서나 자신 또는 다른 래치들의 입력이 될 수 없다.
플립플롭 회로는 공통 클럭에 의해 동작하는 순차회로의 일부로서 순차회로가 잘 동작하도록 설계되어야 한다. 그러나 클럭 펄스가 1에 있는 동안 입력의 변화를 출력이 따라가는 래치의 문제점 때문에 설계에 어려움이 있다. 클럭 펄스가 1에 있는 동안 D 래치는 입력의 변화에 응답하여 출력이 계속해서 변하게 된다. 이러한 문제점을 해결하기 위한 열쇠는 신호가 전이하는 순간에만 플립플롭을 트리거하는 것이다. 클럭 펄스는 0에서 1로 또는 1에서 0으로의 두 가지 전이상태를 가진다. 위에서 설명한 래치의 문제점을 보완하여 플립플롭을 설계하는 두 가지 방법이 있다. 한 가지 방법은 입력이 변하는 동안에 이 변화에 대한 영향이 출력에 미치지 않도록 2개의 래치를 배치하여 플립플롭을 만드는 것이고, 또 다른 방법은 단지 신호 전이에 대해서만 트리거하게 되고, 나머지 펄스 구간에서는 동작이 정지하는 플립플롭을 만드는 것이다.
이번 실험을 통해서 순차회로에 대한 특성을 알 수 있었고, D 래치와 플립플롭에 대한 특성을 알아 볼 수 있었던 실험이었다.

키워드

순차논리,   래치,   레치,   플립플롭