JFET 공통 소스 증폭기
본 자료는 3페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
해당 자료는 3페이지 까지만 미리보기를 제공합니다.
3페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

JFET 공통 소스 증폭기에 대한 보고서 자료입니다.

본문내용

전자회로실험
REPORT
학 과 :
학 번 :
이 름 :
전자회로실험 REPORT
제 목
JFET 공통 소스 증폭기
1. 목적
JFET 공통 소스 증폭기를 구성하여 증폭기의 특성 및 동작 원리를 실험을 통하여 이해한다.
2. 관련 이론
(1) 바이어스회로
JFET 증폭회로의 동작점을 구하는 문제는 트랜지스터의 경우와 같다. 이의 가장 간단한 방법은 그림 30-1에 주어진 고정 바이어스회로이다. 여기서
이며, 이것은 또한 전달 특성곡선상에서 도해적으로 구할 수 있다. 가 주어지면 그림30-1(b)의 특성곡선상의 동작점으로부터 드레인 전류를 구할 수 있다. 그림에서 점선으로 나타낸 두 개의 곡선은 같은 형의 FET 가운데 가 가장 큰 것과 가장 작은 것에 대한 특성곡선이다. 이것으로
그림 1 고정 바이어스 그림 2 자기바이어스
부터 품질의 불균일에 의한 동작점의 큰 변동이 있는 결점이 있으며, 온도 안정도의 문제와 직류 전원이 두 개가 필요한 결점이 있다. 그래서 소스 저항에서의 전압강하를 이용한 자기 바이어스회로가 많이 사용된다. 이 회로에서 게이트 전류를 무시하면, 양단의 전압강하는 이므로,
따라서
자기 바이어스회로에서 품질의 불균일에 의한 의 변동이 고정바이어스의 경우보다 작다는 것을 알 수 있다. 그러나 이런 변동을 작게 하려면 를 크게 할 필요가 있으며, 이 경우 가 작아지는 문제가 있어 를 충분히 크게 유지하고자 할 때는 그림 3과 같이 고정 바이어스와 자기 바이어스를 조합한 회로가 좋다. 이 회로에서 바이어스 선은
로 주어진다. 그림 30-3(b)는 드레인 공급전원을 이용하여 고정바이어스를 얻는 회로이다. 여기서
로 주어진다.
(2) 접지방식에 따른 특성
FET 가 증폭기로 사용될 때 이의 기본적인 접속방식은 소스접지(Common Source:CS),
그림 3 자기바이어스와 고정바이어스의 조합
그림 30-4 CS증폭기회로 및 저주파 등가회로
드레인접지(Common Drain :CD)와 게이트 접지(Common Gate :CG)의 세 가지나 있으나,본 실험에서는 가장 일반적으로 사용되는 CS 및 CD증폭기에 대한 특성을 조사한다.
① 소스접지 증폭기(common source amplifier) : 가장 널리 사용되는 방식이며, 매우 높은 입력임피던스와 보통보다 높은 정도의 출력 임피던스 및 큰 전압이득을 나타낼 수 있는 방식으로 회로 및 저주파 등가회로를 그림 30-4에 나타내었다.
여기서 신호원에서 증폭기 내부를 본 입력저항은
출력저항은 부하 을 제거하여 을 0으로 하고 들여다 본 저항이므로
전압이득은 로 하면
이고, 입출력 간에 180의 위상차가 있음을 알 수 있다.
② 드레인접지 증폭기(common drain amplifier) : 이 방식의 증폭기는 출력 임피던스가 비교적 낮고, 전압이득이 1보다 작아 전압증폭을 요구하는 곳에는 소용이 없는 방식으로 소스 플로워(source follower)라고도 하며, 회로 및 등가회로와 출력저항을 구하기 위한 회로를 그림 30-5에 나타내었다.
이 회로구성에서 입력저항은
이고, 전압이득은 이면
로서 항상 1보다 작음을 알 수 있다. 또한 출력저항은 등가회로부터 를 구하여 얻을 수 있는데, 이면
로 주어진다.
3. 시뮬레이션
(1) 회로도
(2) 시뮬레이션 결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은 약 2.5로 나타났다. 그리고 이번에 실험하게 될 회로에 대해서도 시뮬레이션을 돌려보았는데 12k저항을 부착했을 경우 회로에 오류가 있다는 경고문이 뜨면서 시뮬레이션이 나타나지 않았다. 그래서 12k저항을 떼어내고 다시 시뮬레이션을 돌려본 결과 다음과 같은 결과가 나왔다. 특이한 점은 마지막 실험 방법에 주파수 변화에 따른 출력 파형을 관찰하는 과정이 있었는데, 주파수를 아무리 증가시켜도 사인파의 주기만 변할 뿐, 전압 이득은 아무런 변화가 없었다. 12k저항의 부재 때문인지 이득에 변화가 없는 것이 맞는 건지 실험을 통해 확인해야 겠다.
4. 결과 및 토의

키워드

JFET,   공통,   소스,   증폭기
  • 가격1,300
  • 페이지수10페이지
  • 등록일2009.03.07
  • 저작시기2008.9
  • 파일형식한글(hwp)
  • 자료번호#521835
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니