amp 설계 예비보고서

소개글

amp 설계 예비보고서에 대한 보고서 자료입니다.

목차

증폭기 설계
CC 증폭기
CE 증폭기
Common Emitter
Common Collector

본문내용

살펴보기로 한다.
ㄱ. 공동 에미터 증폭기(CE)
<공동 에미터 증폭기(CE) 회로>
공동 에미터 증폭기는 베이스와 에미터 사이의 입력과 컬렉터와 에미터 사이의 출력을 같은 회록 즉, 접지전위에 있는 에미터가 입력과 출력사이의 공통단자인 회로이다. 여기서 에미터에 교류접지(AC ground)라고도 부르는 신호 접지를 설정하기 위하여 큰 커페시터인 Ce를 연결하여 마치 Short된 것처럼 보이게 된다.
직류를 차단하기 위하여 Coupling C멤챠색 Cc1과 Cc2를 연력한다.
전압이득, 입력임피던스, 출력 임피던스를 구하기 위해 -형 등가모델을 그리면 다음과 같다.
<공동 에미터 증폭기(CE) -형 등가모델>
증폭기 입력에서 Rin은
Rin=Vi/Ii =RBllRib
이며 Rib=r (에미터가 접지되어 있으므로) 가 된다.
따라서 Rin=r 가 된다.
출력저항은 Vo를 단락시킬 때 컬렉터를 들여다본 저항이고 Vs=0이면 V 이므로
Rout = Rcllro 인데 ro을 큰값이므로 Rout = Rc가 된다.
증폭기의 입력단자를 양단에 나타나는 전원신호 Vs의 부분은
Vin=VsX(Rin/Rin+Rs)=VsX((RBllr)/(RBllr)+Rs)
또한
Vin=V 이므로 출력단에서의 출력전압은
Vo=-gmVin(RollRcllRL)
따라서전원에서 부하로의 전체 전압이득 Gv는
Gv=Vo/Vs=(Vin/Vs)X(Vo/Vin)=-((RBllr)/(RBllr)+Rs))Xgm(RollRcllRL)이 된다.
이상으로 CE증폭기를 요약해보면 큰 전압이득을 제공하지만 Rin은 작고, Rout은 상대적으로 큰 값을 가진다.
ㄴ. 공동 컬렉터 증폭기(CC)
<공동 컬렉터 증폭기(CC) 회로>
컬렉터 단자를 접지단자로 사용하고, 베이스 단자를 입력, 에미터 단자를 출력으로
사용하는 증폭기이다. 마찬가지로 입력저항, 출력저항, 전압이득을 구하기 위해
형 등가모델 그리면 다음과 같다.
<공동 컬렉터 증폭기(CC) -형 등가모델>
입력저항 Ri를 구해보면
Ri=RBllRib 이다.
여기서 Rib는 RE와 ro의 병렬연결된 것이 r와 직렬연걸되 것이므로
Rib=r+(β+1)(REllro)=r+(β+1)(RE)가 된다.(ro< 따라서
Ri=RBll(r+(β+1)RE)=RBll(β+1)(re+RE) (∵r=(β+1)re 이므로)가 된다.
그리고 Rout은
Ro=REllrollr+(RsllRB)/(β+1)
=r/(β+1)+(RsllRB)/(β+1)=re+(RsllRB)/(β+1)가 된다.
Vin=VsRB/(RsllRB)이고
Vo=Vin(β+1)(rollRL)/(RsllRB)+(β+1)re+(rollRL) 이므로
Gv=(RB/Rs+RB)((β+1)(rollRL)/(RsllRB)+(β+1)re+(rollRL) 이 된다.
그런데 RB>>Rs이고 (β+1)re+(rollRL)>>(RsllRB)라고 하면 Gv는 거의 1이 된다.
따라서 CC는 Emitter Follower라고도 불린다.
이상으로 요약해보면 CC증폭기는 높은 입력저항, 낮은 출력저항, 1에 가까운 이득을 가지고 있다.
따라서 우리는 이번 증폭기 설계에서 CC Amplifier→CE Amplifier→CE Amplifier
3 stage 회를 설계할 것이다.
4. 전체적인 회로 구성
ㄱ. 연결순서
●CC Amplifier (첫째단)
신호 레벨이 손실되는 것을 피할 수 있도록
높은 입력 저항 제공하기 위해
●CE Amplifier (둘째단)
높은 전압이득
위상이 바뀐다.
●CE Amplifier (셋째단)
CE를 더 연결하여 원하는 증폭률 얻음.
위상이 바뀐다.
ㄴ. 회로
CC - CE - CE 의 연결을 통해서 위와같은 회로를 구성하였다. 이러한 회로 구성을 통해 CC Amplifier에서 높은 입력저항을 기대할수 있고, 또한 Gain 500이상과 낮은 출력저항을 기대 할 수 있는 회로이다.
5. 이론(소신호 등가회로)
ㄱ. 소신호 등가회로를 입력저항
ㄴ. 소신호 등가회로를 출력저항
ㄷ. 소신호 등가회로를 CC 증폭기의 이득
ㄹ. 소신호 등가회로를 CE 증폭기의 이득
전체 이득 = CC증폭기 gain X CE 증폭기 gain X CE 증폭기 gain
0.996 X 35.0528 X 78.4568 = 2739
6. P-spice simulation
ㄱ. PSPICE 각각의 단의 회로와 파형 관찰
Voltage Divider 입력 전압 = =
● 첫째 단 CC Amplifier 입력의 Voltage Divider
● 첫째 단 CC Amplifier 증폭률 = (3.021-3.0161)/0.005= 0.98
● 둘째 단 CE Amplifier 증폭률 = (6.5609 - 6.4423)/ 0.0048 = 24.71
● 셋째 단 CE Amplifier 증폭률 = (13.920 - 5.8348) / 0.1395 = 57.96
총 이득 = CC증폭기 X CE증폭기 X CE증폭기
= 0.96 X 24.7 X 57.96 = 1374.9
⇒ 출력전압파형
ㄴ. 입력저항 측정
입력전류 = 920u / 22k = 0.41uA 입력저항 = 0.0049V / 0.41uA = 117.2kOhm
● 첫째 단 CC Amplifier 22k양단의 전압 입력 전압
ㄷ. 출력저항 측정
입력측에 AC를 인가하고 출력측에 병렬로 가변저항을 삽입하고 출력 전압이 ½로 감소되는 곳은 가변저항이 출력저항과 값이 같을 때이다.
(출력저항 = 1.2kOhm)
가변저항 삽입전의 전압 = 8.0852V, 가변저항 삽입후 양단의 전압 = 4.06V
● 가변저항 삽입 후 출력 단 회로 1.2k양단의 전압
ㄹ. AC SWEEP ANALYSIS
ㅁ. P-Spice, 이론값 비교
구 분
P-spice
이론값
첫째단 CC증폭기 이득
0.98
0.996
둘째단 CE증폭기 이득
24.71
35.0528
셋째단 CE증폭기 이득
54.96
78.4568
증폭기 총 이득
1374.9
2739
입력저항
117.2Kohm
232.23Kohm
출력저항
1.2Kohm
956ohm
7. Gain 10인 반전증폭기 설계
1k
10k
● 반전증폭기로 인한 Gain = -(10k/1k) = -10 이 된다.

키워드

증폭기 설계,   CE 증폭기,   CC 증폭기,   설계레포트