|
Serenade를 이용한 저잡음 증폭기 설계
주파수
1800MHz ∼ 1900MHz (
f_c
= 1885MHz )
잡음 지수
0.55 dB 이하
이 득
30 dB 이상
V. S. W. R
1.5 이하
T R
H. P ATF-10136
▣ 설계 스팩
위와 같은 specification을 바탕으로 저잡음 증폭기를 설계해 보자
위의 식을 바탕으
|
|
|
설계 목표
● 입력 저항 = 100kOhm이상
● 전압 Gain = 500이상
● 출력 저항은 가능한 한 낮게 설정
● Common Emitter Amplifier 와 Common Collector 사용
● 2단 이상의 증폭기 설계
2. 예비 보고서 사항
ㄱ. 연결순서
●CC Amplifier (첫째단)
증폭기가 높은 내부
|
|
|
수 있도록 미리 연습해본다.
3. 설계 내용
- 설계 규격
(1) 저항을 부하로 하는 MOS 차동증폭기 설계(기본 구조는 그림 7-48 참조)
(2) CMRR > 20dB
(3) 부하저항 5<<30
(4) 전원 =5~15V(dual power supply)
(5) 트랜지스터 특성 : , ,
(각 트랜지스터의 (W/L)비는
|
|
|
증폭기는 높은 입력저항, 낮은 출력저항, 1에 가까운 이득을 가지고 있다.
따라서 우리는 이번 증폭기 설계에서 CC Amplifier→CE Amplifier→CE Amplifier
3 stage 회를 설계할 것이다.
4. 전체적인 회로 구성
ㄱ. 연결순서
●CC Amplifier (첫째단)
신호 레벨이
|
|
|
설계 결과 보고서
푸쉬풀 증폭기 설계
Group
:
Subject
:
Professor
:
Major
:
Student Number
& Name
:
Due Date
:
1. 설계된 회로
1) B급 푸쉬풀 증폭기
2) AB급 푸쉬풀 증폭기
2. Computer Simulation
1) B급 푸쉬풀 증폭기 Simulation 결과
2) AB급 푸쉬풀 증폭기 Simulation
3. 실험
|
|
 |
설계해야 한다.
이러한 스피커와 소리에 관한 연구를 토대로 더 나은 스피커를 개발할 수 있도록 해야겠다.
참고문헌
[1] 송상민, 스피커의 역사, 스테레오 사운드 (Stereo Sound), 제 172호, pp. 180~190, 2009.
[2] 강성훈, 음향시스템 이론 및 설계, 기전
|
|
 |
설계하는 즐거움도 가졌습니다. 뿐만 아니라 CMOS 아날로그 전자회로 설계를 공부하면서 간단한 필터, 증폭기 등을 FULL CUSTOM으로 설계해 볼 수 있었습니다. 이렇듯 전자공학 지식을 공부하고 적용하는 것은 지겹고 힘든 씨름이라기보다 즐거운
|
|
 |
설계 등 주로 하드웨어 설계과목을 수강하였습니다. 특히 마지막 학기에는 캡스톤 디자인 프로젝트를 진행했는데, 주제는 차량용 LED 전조등이었습니다. 기존 제품들은 광량이 충분하지 않고 발열 문제가 있어 개선점을 찾기 위해 직접 광학
|
|
 |
설계, 파워 일렉트로닉스, 노이즈 제어 관련 교육과정을 이수하였습니다. 이 과정에서 LTspice와 ADS(Advanced Design System)을 활용하여 회로 시뮬레이션을 수행했고, RF 전력 증폭 회로의 동작 원리를 실제 파형 분석을 통해 익혔습니다.
또한, 전자장
|
|
메뉴펼치기
