플립 폴롭 예비 보고서

목차

1. 실험목적

2. 실험이론

7. 예비 보고 사항

[참고 문헌]

본문내용

에 LOW가
나오게 된다. T 플립플롭은 입력된 값이 연속적으로 토글(toggle)되면서 출력
값이 계속해서 HIGH 와 LOW를 반복하게 된다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립
플롭의 회로를 그려라.
JK 플립플롭은 (0,0)입력인 경우 전 상태를 유지, (0,1) 입력인 경우 RESET이
되고 (1,0)인 경우 SET이 된다. 그리고 (1,1)인 경우 토글되어 앞에 출력된 값
의 반대 값이 출력된다.
(7) 래치 (latch)에 대하여 조사하고, 래치와 플립플롭의 차이와 장 단점을 설명하라.
- 스위칭 회로에서의 쓰이는 대부분의 기억 소자는 쌍안정 회로이다. 그리고 스위
칭 회로에서 가장 널리 쓰이는 2종류의 메모리 타입은 래치와 플립플롭이다. 래
치는 여기 입력 신호가 그 장치의 상태를 제어하는 메모리 소자이다. 만일 래치
가 출력을 1로 몰고 가는 여기 입력 신호를 갖고 있는 경우는 리셋 래치라고 불
린다. 만일 셋과 리셋 여기 입력을 두 가지 모두 가진 래치는 셋-리셋 래치라고
한다.
플립플롭은 클럭이라 불리는 제어 신호를 갖고 있다는 점에서 래치와 차이가 있
다. 크럭 신호는 플립 플롭에 명령을 내려 여기 입력 신호에 따라 상태를 변화
시킬 수 있도록 한다. 래치와 플립플롭에 있어서, 다음 상태는 입력 신호에 의해
결정된다 그러나 그림에 있듯이, 래치는 입력 여기 신호가 인가되는 즉시 상태를
변화 시키는 반면에 플립플롭은 상태를 바꾸기 전에 클럭 신호의 인가를 기다린
다. 이런 방법으로, 순차 회로에 있는 여러개의 플립 플롭이 공통 클럭에 동기화
되어, 모든 플립플롭이 동시에 상태를 변하게 된다.
(a) 래치는 여기 입력에 즉시 응답
(b) 플립플롭은 클럭 신호에만 응답
(a) 상승에지 트리거
D 플립플롭
(b) 하강에지 트리거
D 플립플롭
(c) D 래치
[그림 3.5] D-플립플롭
플립플롭과 래치의 기본적인 회로 기호는 동일하나 클럭 부분의 표시 방법이 다르다. 그림에 D-플립플롭의 경우를 예를 들었다. 플립플롭은 클럭 신호선이 있으며 래치는 클락 신호선이 없다. 하강에지 트리거 플립플롭은 선에 동그라미를 붙여서 하강 에지에서 동작함을 표시한다.

(8) 주종 플립플롭과 에지 트리거 플립플롭에 대하여 설명하라.
- 주종 플립플롭은 앞의 이론에서 설명으로 대치.
- 에지 트리거 플립플롭
플립플롭의 경우 상승에지에서 동작하는 것을 상승 에지 트리거 플립플롭이
라 하고 하강에지에서 동작하는 것을 하강에지 트리거 플립플롭이라 한다.
(a) 상승에지

(b) 하강에지

(9) 플립플롭들의 응용에 관하여 설명하라.
플립플롭은 두 가지 상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면, 현재의 반대 상태로 변하며 (0 에서 1 로, 또는 1 에서 0 으로), 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고 있다. 여러 개의 트랜지스터로 만들어지며, SRAM이나 하드웨어 레지스터 등을 구성하는데 사용된다. 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지 종류가 있다. 비동기식 RS 플립플롭비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기
[참고 문헌]
- 디지털 논리 회로 분석과 설계
- 디지털 공학 실험
- http://sewoon.com/elect_data/information/flipflop.html (웹사이트)
- http://word.tta.or.kr/terms/termsView.jsp?gubun=1&terms_num=19007(웹사이트)

키워드

플립,   플롭,   예비,   flip,   flop,   보고서