목차
① Decoder의 시뮬레이션 결과
① Decoder의 구현
① Decoder의 구현
본문내용
output은 5bit alu_op이다. inst가 위의 표에서 나타낸 opcode이다.
assign문 이전에 선언된 5bit의 각 wire는 ALU 각 연산의 op이다. 참고 자료에서 예시로 나와 있던 모듈에서는 `define 문을 써서 이 값들을 정의했으나, 여기서는 assign문을 통해 그 값들을 지정하였다.
마지막으로 assign된 trash는 MUX의 don't care 항들을 위해 할당되었다.
앞의 13개의 MUX는, inst[3:0]을 select bit으로 하여, 각 case에서 알맞은 ALU의 연산 종류를 선택하여 5bit wire op****(****는 각 경우의 binary)로 저장해 준다.
이 과정을 통해 13개의 op****가 모이면, 이들을 마지막으로 다시 하나의 16to1 MUX로 연결한다. 이번에는 inst[7:4]를 select bit으로 하여 알맞은 op****를 선택하게 되고, 이 값이 모듈의 output인 5bit alu_op가 된다.
이로써 8bit의 instruction opcode를 받아, ALU가 동작할 수 있도록 5bit의 control code로 바꾸어주는 Instruction Decoder가 구현되었다.
assign문 이전에 선언된 5bit의 각 wire는 ALU 각 연산의 op이다. 참고 자료에서 예시로 나와 있던 모듈에서는 `define 문을 써서 이 값들을 정의했으나, 여기서는 assign문을 통해 그 값들을 지정하였다.
마지막으로 assign된 trash는 MUX의 don't care 항들을 위해 할당되었다.
앞의 13개의 MUX는, inst[3:0]을 select bit으로 하여, 각 case에서 알맞은 ALU의 연산 종류를 선택하여 5bit wire op****(****는 각 경우의 binary)로 저장해 준다.
이 과정을 통해 13개의 op****가 모이면, 이들을 마지막으로 다시 하나의 16to1 MUX로 연결한다. 이번에는 inst[7:4]를 select bit으로 하여 알맞은 op****를 선택하게 되고, 이 값이 모듈의 output인 5bit alu_op가 된다.
이로써 8bit의 instruction opcode를 받아, ALU가 동작할 수 있도록 5bit의 control code로 바꾸어주는 Instruction Decoder가 구현되었다.
키워드
추천자료
[디지털시스템]PICO Processor - Address Generator, Branch Handler, PC Calculation Unit을...
[디지털시스템]PICO Processor - Address Generator, PC Calculation Unit, Branch Handler ...
[디지털시스템(Verilog)] Execution Combination Top 결과보고서
[디지털시스템(Verilog)] Memory Controller 결과보고서
[디지털시스템(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 예비보고서
[디지털시스템(Verilog)] ALU Decoder 예비보고서
[디지털시스템(Verilog)] Data Mapping Unit, Execution Combination Top 예비보고서
[디지털시스템(Verilog)] Memory Controller 예비보고서
[디지털시스템(Verilog)] Memory Top & Writeback 예비보고서
소개글