목차
① Address Generator의 시뮬레이션 결과
② PC Calculation Unit의 시뮬레이션 결과
③ Branch Handler의 시뮬레이션 결과
① Address Generator의 설계
② PC Calculation Unit의 설계
③ Branch Handler의 설계
② PC Calculation Unit의 시뮬레이션 결과
③ Branch Handler의 시뮬레이션 결과
① Address Generator의 설계
② PC Calculation Unit의 설계
③ Branch Handler의 설계
본문내용
p값에 따른 output branch값의 Karnaugh map은 위에 나타내었다.
이제 이 Karnaugh map을 Boolean algebra formulation로 나타내면 다음과 같다.
flags = 00(0)의 경우 : op[1] op[2]' + op[0] op[1] + op[0]' op[1]' op[2]
flags = 01(1)의 경우 : op[0]
flags = 10(2)의 경우 : op[0]' op[1] + op[0] op[2]
위의 Boolean algebra formulation에서 보수 기호는 NOT게이트로, 곱 기호는 AND게이트로, 합 기호는 OR게이트로 구현할 수 있다. 코딩 소스에서 각 식을 gate level로 구현하였다.
이제 각 flags값에 따른 결과값들을 4to1 MUX를 이용하여 선택하도록 하면 된다. 이 때의 select bit으로는 당연히 flags가 사용된다. 결과값을 g[3]에 저장한다.
enable = 0일 경우 output은 무조건 0이 출력되므로, 최종적으로 AND게이트에 g[3]와 enable값을 통과시킨다.
시뮬레이션 결과는 첫 페이지에 나타내었다. 모든 결과값이 설계조건을 만족함을 확인할 수 있다.
이제 이 Karnaugh map을 Boolean algebra formulation로 나타내면 다음과 같다.
flags = 00(0)의 경우 : op[1] op[2]' + op[0] op[1] + op[0]' op[1]' op[2]
flags = 01(1)의 경우 : op[0]
flags = 10(2)의 경우 : op[0]' op[1] + op[0] op[2]
위의 Boolean algebra formulation에서 보수 기호는 NOT게이트로, 곱 기호는 AND게이트로, 합 기호는 OR게이트로 구현할 수 있다. 코딩 소스에서 각 식을 gate level로 구현하였다.
이제 각 flags값에 따른 결과값들을 4to1 MUX를 이용하여 선택하도록 하면 된다. 이 때의 select bit으로는 당연히 flags가 사용된다. 결과값을 g[3]에 저장한다.
enable = 0일 경우 output은 무조건 0이 출력되므로, 최종적으로 AND게이트에 g[3]와 enable값을 통과시킨다.
시뮬레이션 결과는 첫 페이지에 나타내었다. 모든 결과값이 설계조건을 만족함을 확인할 수 있다.
소개글