[디지털시스템(Verilog) Register 예비보고서

소개글

[디지털시스템(Verilog) Register 예비보고서에 대한 보고서 자료입니다.

목차

① SR Latch의 설계
② D Flip-Flop의 설계
③ Register의 설계

본문내용

이다. Flip-Flop을 32개 사용하는 이유는, 32bit의 데이터를 처리하기 위함이다.
각 register의 연산이 끝나면, 이를 Combinational logic의 Decoder에서 선택하여 결과값을 출력하도록 하는 것이 General purpose register의 설계 목적이다.
위의 회로도는 register file의 상세 구조이다.
그러나 위의 회로도는 write port가 하나인 회로도로, 이 실험에서는 두 port를 구현해야 한다.
write port의 enable값과 decoder를 통해 나오는 bit, 그리고 모듈 자체의 clock값을 AND게이트로 통과시켜 clock을 발생시키고, 해당 clock에서만 register data의 입력이 일어나도록 구현해야 하는 것으로 추측된다.

키워드

디지털시스템,   Verilog,   Register,   레지스터,   SR Latch,   D Flip-Flop,   register file,   디씨실험