|
변화되지는 않음을 위의 입력에 따른 결과(자주색 굵은 선)를 보면 알 수 있다.
5) Decoder의 특성 상, 어떤 입력변화에 따른 서로 다른 출력 결과를 얻을 수 있음을 위의 파형에 의거하여 알 수 있다.
* D Flip-Flop실험 결과파형
1) Input clk(clock)에 빨
|
|
|
D1
D2
D3
D4
L1
L2
L3
L4
0
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
0
0
1
1
0
0
0
0
0
1
1
0
1
0
1
1
0
0
0
0
0
1
1
1
1
1
1
1
0
1
1
1
1
0
1
0
0
0
0
0
0
1
1
1
0
0
1
1
0
0
0
0
0
1
1
0
1
0
1
1
0
0
0
0
0
1
1
1
1
1
1
1
5. edge triggered D flip-flop
5.1. 두 개의 3입력 NAND gate (TTL 7410)를 이용하여 그림 3의 회로를 꾸
|
|
|
AND 게이트를 활성화시키나, 부의 스파이크는 그렇지 않다. 효과로서는, 양의 스파이크동안, 입력게이트를 활성화시켜 짧은 순간동안 D의 값을 취득한다. 이러한 시점에서 D와 D의 부정값이 입력에 인가되어 Q를 세트 혹은 리셋시킨다. 이러한
|
|
|
이, 마치 3개의 램프만을 위해 설계한 것처럼 동작한 것이다. 이러한 오동작의 원인을 나름대로 분석해본 결과, D플립플롭의 특성을 통해 이 문제를 해석할 수 있을 것이라고 생각했다. 다음 램프가 켜지기 위해서는 앞단계의 플립플롭의 1출
|
|
|
D-Flip-Flop 네 개를 이용하여 구성하였다.
출력값 ouput 은 clock에 이벤트 발생시 오른쪽으로 한bit씩 이동한다.
2.3 counter
2.3.1 source
T-Flip-Flop 네 개를 이용하여 구성하였다.
2.3.2 출력파형 2. 실험내용 및 결과
2.1 T-Flip-Flop
2.2 Shift Register
2.
|
|
메뉴펼치기
