|
때 Ln에서 출력이 발생되는 것을 확인해 볼 수 있었다.
실험 5는 CLK이 1로 올라가는 순간 D가 1이라면 Q의 값이 0에서 1로 변화하는 것을 확인할 수 있었다. 1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. edge triggered D flip-flop
|
|
|
Edge-Triggered D Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 - 10진 / Excess - 3 코드
실험 2. 7 segment 표시기를 갖는 BCD 카운터
논리회로실험 6. Latch & Flip Flop
(1) 예비과제 (1)에서 구한 R-
|
|
|
다른 문제는 BUTTON을 눌렀을 때 일어나는 clk의 수많은 진동이다. 이 문제를 해결하기 위하여 R-S latch를 작성하였다. partⅠ R-S latch
partⅡ D-latch
partⅢ Master-Slave D Flip-Flop
partⅣ Gated D-latch, edge triggered D flip-flop
partⅤ Hexadecimal Value Loader
|
|
|
플립플롭의 기억용량
2. 플립플롭의 개요와 동작
3. 타이밍관련 매개변수
준비시간과 유지시간
전달지연시간
최대 클럭주파수
4. 종류
SR 플립플롭 vs. D 플립플롭
JK 플립플롭 vs. T 플립플롭
Master-Slave 플립플롭 없음
|
|
|
Edge Triggered D Flip-flop 진리치표 출력 결과와 D Latch 진리치 표를 비교하고, 차이점을 설명하여라.
⑤ 데이터 스위치 sw2를 ‘HIGH'로 SET한다. 그리고 나서 sw2를 ’LOW'에서 ‘HIGH'로 변 화시켜가며 출력 L1를 관찰하라.
L1의 결과가 변하지 않음을 주목
|
|
 |
d <= '0';
sw1_det <= '0';
sw2_d <= '0';
sw2_det<= '0';
key_d <= '0';
key_det <= '0';
elsif rising_edge(clk) then
sw1_d <= sw1;
|
|
메뉴펼치기
