|
변화되지는 않음을 위의 입력에 따른 결과(자주색 굵은 선)를 보면 알 수 있다.
5) Decoder의 특성 상, 어떤 입력변화에 따른 서로 다른 출력 결과를 얻을 수 있음을 위의 파형에 의거하여 알 수 있다.
* D Flip-Flop실험 결과파형
1) Input clk(clock)에 빨
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2006.04.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Quartus II를 이용해 시뮬레이션을 구성하였다. 결과값을 분석하여보면 Q는 입력 전의 값을 의미하고, Q2는 입력 후의 값을 의미한다. 먼저 J,K에 모두 0을 입력하면 변화하지 않으므로 모두 그대로 값이 출력되다가 K에 High를 입력시켜주면 의 값
|
- 페이지 15페이지
- 가격 1,500원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
D
회로동작(V)
회로동작정리
FPGA
Q
-Q
Q
-Q
Q
-Q
0
X
X
X
X
X
X
X
1
0
0.24
4.89
0
1
0
1
1
1
5.01
0.01
1
0
1
0
QuartusⅡ시뮬레이션
Altera De2 board 동작사진
B.Discussion
JK플립플롭에 똑같은 신호 T를 넣어주는 것이기에 결과는 JK플립플롭에서 같은 입력이 들어가는 경우
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
d4 <= D;
elsif (j4='0')and(k4='1') then d4 <= '0';
elsif (j4='1')and(k4='0') then d4 <= '1';
elsif (j4='1')and(k4='1') then d4 <= (not D);
end if;
end process;
end jkf;
⇒ VHDL에 의한 결과
⇒ logic diagram에 의한 결과
5. 결과
12진 카운터를 JK플립플롭으로 설계해봤습니다. VHDL
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2007.07.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
REPORT
< D플립플롭 >
1. D플립플롭
entity asdasd is
Port ( D : in STD_LOGIC;
clk : in STD_LOGIC;
CLEAR : in STD_LOGIC;
Q : out STD_LOGIC);
end asdasd;
architecture Behavioral of asdasd is
begin
process (clk, D)
begin
if clk'event and clk = '1' then
Q <= D;
end if;
end process;
end Behavioral
|
- 페이지 10페이지
- 가격 3,000원
- 등록일 2011.06.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|