레포트_반도체소자물리_Hot Carrier Effect

소개글

레포트_반도체소자물리_Hot Carrier Effect에 대한 보고서 자료입니다.

목차

1. Haynes-Shockley experiment
1.1 Haynes-Shockley experiment란?
1.2 Haynes-Shockley의 실험과정

2. Hot-carrier effect
2.1 Hot carrier effect의 발생과정
2.2 Hot carrier effect로 인해 발생하는 문제점들
2.3 hot carrier effect를 방지하기 위한 방법

본문내용

sistor의 성능에 영향을 주게 된다. 즉, 이러한 gate oxide에서의 electron trapping으로 인해서 IC chip의 신뢰성에 문제를 줄 수 있게 되는 것이다.
예를 들면 hot carrier effect로 인해서 전류가 더 많이 흐르게 되므로 chip이 파괴되는 경우가 있는데 이러한 것을 latch-up이라고 한다. 이러하기에 MOS를 만드는 사람들은 hot carrier effect를 줄이려고 노력을 하게 된다.
2.2 Hot carrier effect로 인해 발생하는 문제점들
우선 위에서 언급했듯이 gate oxide에서의 electron trapping으로 인해, IC chip의 신뢰성에 문제가 생기게 된다. 즉, hot carrier effect로 인해서 electron이 gate terminal로 흘러들어가서 gate leakage를 만들게 되고 이것이 transistor의 성능에 영향을 주게 되는 것이다. 만약 과도하게 많은 전류가 흐르게 되면 chip이 이것에 의해 파괴가 되기도 하는데 이러한 현상을 latch-up이라고 한다.
다른 문제점으로는 소자의 channel length를 줄이는데 있어서 소자의 성능을 저하시키게 된다는 점이다. hot carrier effect로 인해서 회로의 동작속도가 저하되므로 제대로 된 동작을 방해할 수 있게 된다. 그리고 액정디스플레이의 경우는 높은 구동전압을 인가하게 되는데, 이때의 전기적인 stress에 의해 hot carrier effect가 발생하게 되고 소자와 시스템의 신뢰성에 영향을 줄 수 있다.
2.3 hot carrier effect를 방지하기 위한 방법
- LDD(lightly doped drain) : LDD junction이 low energy와 low current ion implantation 에 의해 생성될 수 있다. 이것은 gate 바로 아래에 펼쳐진 낮은 농도의 불순물을 갖는 얇은 junction이다. 유전체 층을 두고 에칭한 후, polysilicon gate의 양쪽에 sidewall spacer을 만든다. 그 다음 low energy와 high current ion implantation으로 높은 농도를 갖는 source/drain junction을 형성시킨다.
이것은 sidewall spacer에 의해서 gate와 분리되어진다. 이것이 바로 drain과 source에 걸어주는 bias에 의한 electric field의 vertical성분을 감소시키고 tunneling을 하게 되는 electron들의 수를 줄여준다.
그러나 더 간단한 방법은, 과도하게 높은 전압을 가해주지 않는 것이다. transistor의 channel의 길이가 1.8um라고 할 때 power supply voltage를 1.5V이하로 유지해주면, hot carrier effect는 큰 문제가 되지 않는다. 그래서 ICU의 회로설계를 하는 많은 랩들에서 나오는 논문을 보면 항상 1.8um공정에 1.5V의 supply voltage로 회로를 설계하는 것이다.

키워드

Hot Carrier Effect,   Haynes-shockley ,   반도체소자물리,   semiconductor device,   hole,   electron,   LDD