실험 5. 래치와 플립플롭(Latch & Flip-Flop)

목차

< 목 적 >

< 질문사항 >

< 참고문헌 >

본문내용

High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만 Cp=0 이면 동작을 하지 않는다. 바로 Cp가 동기 신호로 작동한다. Cp는 클락 펄스이다. 클럭 펄스는 0-1-0-1-0-1이런 식으로 신호가 변하는데, 이때 클락 펄스가 1일 때 flip-flop은 동작을 하고 0일 때는 동작을 하지 않는다.
이 차이가 동기식이냐 비동기식이냐 즉, latch와 flip-flop의 차이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006

키워드

아주대,   논리회로실험,   예비,   래치와 플립플롭