목차
Fabrication process of CMOS
(CMOS 제작공정)
■ CMOS
■ 웨이퍼제작
■ CMOS 집적회로 제작에 사용되는 공정
■ CMOS 집적회로 제작
■ BiCMOS 집적회로 제작(향상된성능)
■ 마무리 공정 및 테스트표시됨
(CMOS 제작공정)
■ CMOS
■ 웨이퍼제작
■ CMOS 집적회로 제작에 사용되는 공정
■ CMOS 집적회로 제작
■ BiCMOS 집적회로 제작(향상된성능)
■ 마무리 공정 및 테스트표시됨
본문내용
사용(기존의 CMOS공정과 호환)
①사파이어 or SiO2 같은 절연체 위에 약하게 도핑된 n형 실리콘 박막 결정 성장
②박막 위에 게이트 산화막 성장시키고 PR도포 후 능동 마스크 사용 능동영역 정의, 산화막 에칭
③n-섬 자리에 PR마스킹 p형 도펀트 사용하여 p-섬 제작
④p-섬 자리에 PR마스킹 n형 도펀트 사용하여 n-섬 제작
⑤얇은 게이트 산화막 성장
⑥산화막 위에 폴리실리콘 증착 - 비저항을 낮추기 위해 이능로 도핑
⑦마스크 사용 필요없는 폴리실리콘 제거 폴리패턴
⑧n-섬을 PR로 마스킹 p-섬에 인 같은 n형 도펀트 이온주입→ NMOS
⑨p-섬을 PR로 마스킹 n-섬에 붕소같은 p형 도펀트 이온주입 → PMOS
⑩p-glass나 SiO2 같은 절연체를 전체 표면에 증착
⑪컨택컷 제작 → 알루미늄 증착 → 메탈선 완성
⑫p-glass 같은 보호층을 증착, 패드 형성
웰이 없어서 집적도가 높다
고속동작이 가능 - 기판에 의한 커패시터가 낮아
필드역전 문제 없음 - 절연기판 사용
래치업 발생 안함 - 절연기판 사용
몸체효과 발생 안함 - 절연기판 사용
방사선 영향을 덜 받음 - SOI공정을 사용하는 주된이유
전력소모가 적음 - 소자가 절연층에 둘러싸여 있으므로
■ BiCMOS 집적회로 제작(향상된성능)
CMOS공정에 바이폴라 트랜지스터를 추가 한 것이 BiCMOS 공정이다.(CMOS+바이폴라/바이폴라+CMOS)
바이폴라 트랜지스터를 사용하므로 논리회로의 전류구동을 크게 향상
→ 부하가 큰 회로의 신호 전파 지연시간 단축효과
NPN트랜지스터, p+베이스 영역 n-웰 내부에 형성
메몰 n+ 서브컬렉터 층은 n-웰(컬렉터 역할)의 저항을 줄여 바이폴라 NPN트랜지스터의 특성을 개선
①n-웰 마스크 n-웰 제작
②매몰 서브컬렉터 마스크를 사용 매몰 n+ 서브컬렉터 층 만듦
③능동 마스크 능동영역 설정
④필드영역에 채널스톱
⑤n+ 컬렉터 마스크를 사용 n+컬렉터
⑥문턱전압 조절
⑦폴리마스크 폴리영역 정의
⑧n+마스크 사용 n+능동 영역 만듦
⑨p+마스크 사용 p+능동 영역 만듦
⑩p+ 베이스 마스크 사용 NPN트랜지스터의 p+베이스 영역 만듦
⑪컨택 컷
⑫메탈 선
■ 마무리 공정 및 테스트
1) 합금 및 아닐링
합금 - 금속과 실리콘 사이에 옴컨택을 얻기 위함, 확산로 내에서 10~30분간 수행, 577도 이상 가열하면 소자가 파괴됨(공융온도)
아닐링 - 웨이퍼를 400~500도의 수소 기체에 노출신킨후 서서히 냉각
2) 보호막 증착
부주의나 습기 또는 알칼리 금속이온 침투로부터 웨이퍼를 보호하기 위함
CVD이용 웨이퍼 전체에 산화막 형성, 질화막 증착하기도 함
반드시 패드 마스크를 사용 본딩 패드를 노출시키기 위한 에칭을 수행하여야 함
3) 뒷면 처리
연마 - 전기특성에 나쁜 영향을 주는 확산막을 제거하기 위한 것, 두께가 얇아져 다이분리 용이
금속 증착 - 다이가 패키지에 쉽게 접착되도록 하는 역할(필라멘트 증착)
금이 많이 사용되는데 공융온도가 낮아 소자의 특성이 나빠지는 것을 방지
사실상 회로 완성
4) 웨이퍼 테스트
웨이어 검사기 - 통과하지 못하면 잉크 마커(생산비용 절감)
5) 다이 분리
분리하여 패키징(분리된 칩을 다이라고 함)
다이아몬드 스크라이빙 - 다이아 팁으로 선에 따라 줄긋기
레이져 스크라이빙 - 레이져 펄스를 이용 선에따라 여러개의 구멍을 냄
절단 회전 날을 이용하여 다이를 분리
6) 패키징
웨이퍼는 개별회로가 담긴 다이로 분리외더 인쇄회로 기판에 부과될 수 있는 IC패키지에 장착됨
DIP, PLCC, QFQ, PGA등은 p.96 참고
① 다이 부착 - 웨이퍼 테스트를 통과한 다이만 패키지에 부착
*공융부착 - 패키지를 공융온도 이상으로 가열, 냉각하면서 부착
*전형부착 - 특정 화합물 사용
*에폭시 부착 - 에폭시 접착제
② 도선 본딩
*다이에 형성된 회로의 연결을 위해 IC패키지의 리드프레임을 본딩 패드에 연결
*알루미늄이나 금선을 사용
*열압착 방식 - 금선을 이용하여 열과 압력으로 부착
*초음파 접착 방식 - 에너지 펄스로 알루미늄선과 본딩 패드 접착
③ 몰딩
다이를 금형에 넣고 겔화 시킨 몰딩 화합물을 금형 속으로 주입 봉합하고 외부 접촉으로부터 보호하고 외형을 갖도록 함. 몰딩 화합물의 재료는 에폭시나 세라믹 사용
7) 최종 테스트
집적회로가 올바른지 검사
신뢰성을 위한 번인(burn-in) - 소자를 노화시켜 정상적인 동작을 하는지 검사
불량 IC칩을 가려낸 다음 최후공정인 표기와 포장을 함, 소자번호와 날짜가 표시됨
①사파이어 or SiO2 같은 절연체 위에 약하게 도핑된 n형 실리콘 박막 결정 성장
②박막 위에 게이트 산화막 성장시키고 PR도포 후 능동 마스크 사용 능동영역 정의, 산화막 에칭
③n-섬 자리에 PR마스킹 p형 도펀트 사용하여 p-섬 제작
④p-섬 자리에 PR마스킹 n형 도펀트 사용하여 n-섬 제작
⑤얇은 게이트 산화막 성장
⑥산화막 위에 폴리실리콘 증착 - 비저항을 낮추기 위해 이능로 도핑
⑦마스크 사용 필요없는 폴리실리콘 제거 폴리패턴
⑧n-섬을 PR로 마스킹 p-섬에 인 같은 n형 도펀트 이온주입→ NMOS
⑨p-섬을 PR로 마스킹 n-섬에 붕소같은 p형 도펀트 이온주입 → PMOS
⑩p-glass나 SiO2 같은 절연체를 전체 표면에 증착
⑪컨택컷 제작 → 알루미늄 증착 → 메탈선 완성
⑫p-glass 같은 보호층을 증착, 패드 형성
웰이 없어서 집적도가 높다
고속동작이 가능 - 기판에 의한 커패시터가 낮아
필드역전 문제 없음 - 절연기판 사용
래치업 발생 안함 - 절연기판 사용
몸체효과 발생 안함 - 절연기판 사용
방사선 영향을 덜 받음 - SOI공정을 사용하는 주된이유
전력소모가 적음 - 소자가 절연층에 둘러싸여 있으므로
■ BiCMOS 집적회로 제작(향상된성능)
CMOS공정에 바이폴라 트랜지스터를 추가 한 것이 BiCMOS 공정이다.(CMOS+바이폴라/바이폴라+CMOS)
바이폴라 트랜지스터를 사용하므로 논리회로의 전류구동을 크게 향상
→ 부하가 큰 회로의 신호 전파 지연시간 단축효과
NPN트랜지스터, p+베이스 영역 n-웰 내부에 형성
메몰 n+ 서브컬렉터 층은 n-웰(컬렉터 역할)의 저항을 줄여 바이폴라 NPN트랜지스터의 특성을 개선
①n-웰 마스크 n-웰 제작
②매몰 서브컬렉터 마스크를 사용 매몰 n+ 서브컬렉터 층 만듦
③능동 마스크 능동영역 설정
④필드영역에 채널스톱
⑤n+ 컬렉터 마스크를 사용 n+컬렉터
⑥문턱전압 조절
⑦폴리마스크 폴리영역 정의
⑧n+마스크 사용 n+능동 영역 만듦
⑨p+마스크 사용 p+능동 영역 만듦
⑩p+ 베이스 마스크 사용 NPN트랜지스터의 p+베이스 영역 만듦
⑪컨택 컷
⑫메탈 선
■ 마무리 공정 및 테스트
1) 합금 및 아닐링
합금 - 금속과 실리콘 사이에 옴컨택을 얻기 위함, 확산로 내에서 10~30분간 수행, 577도 이상 가열하면 소자가 파괴됨(공융온도)
아닐링 - 웨이퍼를 400~500도의 수소 기체에 노출신킨후 서서히 냉각
2) 보호막 증착
부주의나 습기 또는 알칼리 금속이온 침투로부터 웨이퍼를 보호하기 위함
CVD이용 웨이퍼 전체에 산화막 형성, 질화막 증착하기도 함
반드시 패드 마스크를 사용 본딩 패드를 노출시키기 위한 에칭을 수행하여야 함
3) 뒷면 처리
연마 - 전기특성에 나쁜 영향을 주는 확산막을 제거하기 위한 것, 두께가 얇아져 다이분리 용이
금속 증착 - 다이가 패키지에 쉽게 접착되도록 하는 역할(필라멘트 증착)
금이 많이 사용되는데 공융온도가 낮아 소자의 특성이 나빠지는 것을 방지
사실상 회로 완성
4) 웨이퍼 테스트
웨이어 검사기 - 통과하지 못하면 잉크 마커(생산비용 절감)
5) 다이 분리
분리하여 패키징(분리된 칩을 다이라고 함)
다이아몬드 스크라이빙 - 다이아 팁으로 선에 따라 줄긋기
레이져 스크라이빙 - 레이져 펄스를 이용 선에따라 여러개의 구멍을 냄
절단 회전 날을 이용하여 다이를 분리
6) 패키징
웨이퍼는 개별회로가 담긴 다이로 분리외더 인쇄회로 기판에 부과될 수 있는 IC패키지에 장착됨
DIP, PLCC, QFQ, PGA등은 p.96 참고
① 다이 부착 - 웨이퍼 테스트를 통과한 다이만 패키지에 부착
*공융부착 - 패키지를 공융온도 이상으로 가열, 냉각하면서 부착
*전형부착 - 특정 화합물 사용
*에폭시 부착 - 에폭시 접착제
② 도선 본딩
*다이에 형성된 회로의 연결을 위해 IC패키지의 리드프레임을 본딩 패드에 연결
*알루미늄이나 금선을 사용
*열압착 방식 - 금선을 이용하여 열과 압력으로 부착
*초음파 접착 방식 - 에너지 펄스로 알루미늄선과 본딩 패드 접착
③ 몰딩
다이를 금형에 넣고 겔화 시킨 몰딩 화합물을 금형 속으로 주입 봉합하고 외부 접촉으로부터 보호하고 외형을 갖도록 함. 몰딩 화합물의 재료는 에폭시나 세라믹 사용
7) 최종 테스트
집적회로가 올바른지 검사
신뢰성을 위한 번인(burn-in) - 소자를 노화시켜 정상적인 동작을 하는지 검사
불량 IC칩을 가려낸 다음 최후공정인 표기와 포장을 함, 소자번호와 날짜가 표시됨
추천자료
용융아연 도금강판의 합금화도 측정시스템 개발
품질관리기사1차0112
생산관리(1장)생산System의발전및유형.hwp
생산운영관리
진공농축기를 이용한 식품의 농축, 건조
[국제학] 제3세계 노동자 인권
[저작권] 지적재산권과 문화산업
[무역학개론] 대북사업및 남북교역과 원산지 규정제도에 대해
[ERP][전사적자원관리]ERP(전사적자원관리)에 관한 분석 고찰(ERP(전사적자원관리)의 기능, E...
LCD TN cell 제조 실험
항공기분야(Boeing)의 전략&분석
Microstrip Array Antenna
PLD측정사전보고서
지적재산권(지식재산권)의 개념과 종류, 지적재산권(지식재산권)의 동향, 지적재산권(지식재...