|
공종합 및 새로운 정보의 창출 과정을 통해 학생들의 창의력과 문제해결력을 신장시킬 수 있도록 하고 있는가?
- 정리 및 평가단계에서 학습목표에 관련된 내용을 학생들에게 종합적으로 구조화하는데 적합하도록 ICT 기술이 적용되고 있는가
|
- 페이지 13페이지
- 가격 5,000원
- 등록일 2010.04.02
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
산기와 반가산기로써 전가산기와 전감산기를 만드는 방법도 알았고 그러한 가산기와 감산기를 통해 여러 이진수의 합과 차를 구할 수 있었다. 또 처음 입력캐리를 주는 방식으로 가산기와 감산기를 판별하여 가,감산기를 함께 구현하는 4비
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
합 회로(OR gate)
3)논리 부정 회로(NOT gate)
4)NAND 회로 (NAND gate)
5)NOR 회로 (NOR gate)
6)배타적 논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND게이트의 특성
(3) 비교기의
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2010.12.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
합을 나타내고 있다. 하나의 숫자를 예를 들어보면 보다 쉽게 이해 할 수 있다. 수많은 입력을 통하여 2-Bit parallel adder의 특징을 이해할 수 있었다.
(4) 7486 .7400을 이용하여 반감산기를 구성하라.
◎ 반감산기
《예비보고서에서 구성한 반감산
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
산기는 합과 자리올림이 발생하는데 2진수의 덧셈을 그대로 나타내 주었다.
전가산기는 기본 두 입력의 뿐만 아니라 자리올림까지 포함하여 세자리의 덧셈을 수행할 수 있었다. 1+1+1 일 경우 1+1의 합 0과 자리올림1의 합인 1이 총합으로 생기고
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|