|
정리에 의한 전위차, 전류값
V = = 7.5 ∴ V = 7.5V
I = = 0.375 ∴ I = 0.375mA - 목 차 -
1. 제 목
2. 목 적
3. 실험 내용
(1) 관련 이론
• 중첩 정리
• 테브난 정리
• 노튼 정리
4. 시뮬레이션
(1) 회로 4-1
(2) 회
|
|
|
노튼의 등가회로 측정값과 비교를 하면 차이가 미미하고 거의 같으므로 노튼의 정리가 성립되는 것을 알 수 있습니다. 광전자디스플레이공학과
결과레포트
<노튼의 정리>
1. 목적
2. 이론
3. 실험 내용
4. 결과
5. 결과에 대한 고찰과
|
|
|
회로
회로도 작성
시뮬레이션
AC전압 분배회로
시뮬레이션
Probe 사용법
DC Sweep
Parametric 해석
논리 회로 설계 및 실험
디지털 입력신호
시뮬레이션 설정
De-Morgan의 정리
디지털 입력
시뮬레이션 결과
NAND Gate를 이용한 등가회로
Exclusive
|
|
|
테브난와 노턴의 정리가 성립함을 확인 해 볼 수 있었다.
실험에서 약간의 오차가 발생하였으나 이는 저항 자체의 오차 즉 각 저항마다 ±5%의 오차를 갖고 있기 때문이다.
이 회로해석 방법을 이용하면 복잡한 회로를 등가회로로 변환하여
|
|
|
등가저항의 오차가 크지 않아서 등가전류값도 오차는 크지 않았다. 실험은 성공적 이였다. 이번 실험을 통해 테브닌 정리에 대해 다시 한 번 이해할 수 있었으며 테브닌 등가회로 구성을 되새겨 학습하는 계기가 되었다. 다음 실험이 될 노턴
|
|
|
등가회로를 결선한다.
4).전원을 VTH에 맞추고 S2를 닫고 IL를 측정하여 기록하여라.
5). 3.3k 을 연결하고 다시 IL를 측정하여 기록하여라.
6).실험 2에서의 각 저항의 측정치와 RL값 3.3k 과 1k 일때의 IL를 계산하여 기록 한다.
4. 예비 보고서
1)다음
|
|
|
대학 기초전자실습
※ 저자 : 이희규 / 최승덕 / 최영희 / 서강수
※ 발행처 : 복두출판사
(4) 최신 전자회로
※ 저자 : 신윤기
※ 발행처 : 인터비젼 1. Title
2. Environment
3. Abstract
4. Experiment Result
5. Analysis
6. Conclusion
7. Reference
|
|
|
(3), (4)를 반복
4. 참고 자료
(1) 기계계열공학도를 위한 전기전자의 기초
- 안휘웅, 박희두, 신민생, 이충환, 박지호 공저 - 북두 출판사 1. 실험 목적
2. 관련 이론
(1) Thevenin의 정리
(2) Norton의 정리
3. 실험 방법 및 절차
4. 참고 자료
|
|
|
실험목적
2. 관계이론
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Amplifier)
(3) 공통 게이트 증폭기 (Common Gate Amplifier)
3. 회로도
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Am
|
|
|
회로망에서 소정의 소자나 노드에 걸리는 전압과 흐르는 전류를 구할 수 있다. 더 나아가 테브난의 정리나 노턴의 정리를 이용하면, 임의의 회로망을 등가전원(전압원 또는 전류원)과 등가 임피던스의 등가회로로 대치할 수 있으며, 이를 이
|
|
메뉴펼치기
